思路： cpu多级缓存 - 伪共享 解决一致性 缓存锁MESI + 总线锁 缓存行填充 cpu指令乱序 演示demo 为什么乱序 - 好处 因为cpu比内存块太多，为了充分压榨cpu cpu内存屏障阻止乱序 sfence&lfence&mfence volatile实现 字节码层面 在access ...
分类：
其他好文 时间：
2020-07-15 01:02:42
阅读次数：
97
volatile相当于轻量级锁 1,与锁不同的是,volatile不具有排他性,也不会导致上下文切换. 2,与锁相同的是,JVM实现volatile的有序性和可见性的保证也是借助内存屏障. volatile变量写操作相当于释放锁,读操作相当于获得锁 JVM通过在volatile变量写之前插入释放屏障 ...
分类：
其他好文 时间：
2020-07-13 13:45:09
阅读次数：
92
（一） 内部屏障范围 内存屏障分为4中，每种屏障的效果 Load ： 从内存装载数据 Store： 将数据写入内存 （二） 内部屏障类型表 屏障类型 指令示例 说明 LoadLoad Barriers Load1;LoadLoad;Load2 确保Load1数据的装载先于Load2及 所有后续装载指 ...
分类：
其他好文 时间：
2020-06-25 23:20:33
阅读次数：
48
ZGC是一款在JDK11中新加入的具有实验性质的低延迟垃圾收集器，目前仅支持Linux/x86-64。ZGC收集器是一款基于Region内存布局的，（暂时）不设分代的，使用了读屏障、染色指针和内存多重映射等技术来实现可并发的标记-整理算法的，以低延迟为首要目标的一款垃圾收集器。 ZGC布局 与She ...
分类：
其他好文 时间：
2020-06-24 16:36:41
阅读次数：
75
本篇文章从底层原理层面深度剖析volatile关键字是如何实现内存可见性的，同时引入了Java内存模型、指令重排序以及内存屏障等知识点作为原理分析的知识支撑。 阅读本文之前，推荐大家先阅读作者之前的一篇关于happens-before的文章，这样更有助于大家对volatile关键字底层原理的理解。 ...
分类：
其他好文 时间：
2020-06-18 19:29:06
阅读次数：
49
引用学习(狂神说) 谈谈你对 volatile 的理解 Volatile 是 Java 虚拟机提供的轻量级的同步机制 它的3个特性： 1、保证可见性 2、不保证原子性（原子性就是任务要么完整执行，要么都不执行） 3、禁止指令重排 深刻理解volatile的3个特性 1、保证可见性 上面代码中程序不是 ...
分类：
其他好文 时间：
2020-06-01 23:40:03
阅读次数：
70
转： 解密内存屏障(注释补充) 你真的理解“内存屏障”了吗？ 为什么需要内存屏障 简介：以下虽非java内存屏障的例子，但很大具有参考对比性） 内存屏障是一种底层原语，在不同计算机架构下有不同的实现细节。本文主要在x86_64处理器下，通过Linux及其内核代码来分析和使用内存屏障 对大多数应用层开 ...
分类：
其他好文 时间：
2020-05-16 20:36:33
阅读次数：
68
根据该文章整理 https://blog.csdn.net/myxmu/article/details/80350251 解决的问题内存屏障主要解决了单处理器下的乱序问题和多处理器下的内存同步问题。2 为什么会乱序现在的CPU一般采用流水线来执行指令。一个指令的执行被分成：取指、译码、访存、执行、写 ...
分类：
系统相关 时间：
2020-05-14 19:20:42
阅读次数：
75
一，.volatile关键字的两层语义： （一），一旦一个共享变量被volatile修饰之后，那么就具备了两层语义： 1）保证了不同线程对这个变量进行操作时的可见性，即一个线程修改了某个变量的值，这新值对其他线程来说是立即可见的。 2）禁止进行指令重排序。 （二），内存屏障有两个能力： 1. 阻止屏 ...
分类：
其他好文 时间：
2020-05-05 20:03:37
阅读次数：
54
原文 https://blog.csdn.net/maokelong95/article/details/81362837?utm_source=blogxgwz5 [NVM Programming] A Brief Guidance: How to Issue CLFLUSH, CLFLUSHOP ...
分类：
其他好文 时间：
2020-04-26 01:54:04
阅读次数：
92
