由于quartus 19.4不支持直接在工程中启动modelsim一起联合仿真，所以需要自己写tb文件。 对于一个新安装的quartus 19.4。 首先需要做的第一步： 点击“Launch Simlulation Library Compiler”生成altera的库文件。 进入下图所示： 1、选 ...
分类：
其他好文 时间：
2020-11-19 12:38:17
阅读次数：
6
半导体行业还没从 NVIDIA 花费 400 亿美元收购 ARM 的震惊中走出来，AMD 很可能也要动手收购赛灵思了，据说价值高达 300 亿美元，最快会在 2 周内确定是否成真。 AMD 的主业是 CPU、GPU 芯片，赛灵思则是目前全球最大的 FPGA 芯片商，之前的第一是 Altera 公司， ...
分类：
其他好文 时间：
2020-10-30 12:46:23
阅读次数：
18
##Quartus ii13.0 ###quartus ii13.0功能介绍 Quartus II是Altera公司于推出一款综合性PLD/FPGA开发软件，内置强大的综合器和仿真器，支持原理图、VHDL、VerilogHDL以及AHDL等多种设计文件的输入，可轻松完成从设计输入到硬件配置的整个PL ...
分类：
其他好文 时间：
2020-09-17 21:41:03
阅读次数：
37
1.80 altera程序固化 主动串行配置AS 1、 在file->convert Programming Files 2、 在弹出的窗口中，Programming filetype 选择JTAG Indirect Configuration File(.jic)，Mode选择Active Ser ...
分类：
其他好文 时间：
2020-08-25 16:01:06
阅读次数：
52
SOP(small outline package), 小外形封装 TSOP(Thin Small Outline Package), 薄小外形封装 DIP(Double In-line Package), 双列直插式封装 PLCC (Plastic Leaded Chip Carrier), 塑封 ...
分类：
其他好文 时间：
2020-07-19 00:47:03
阅读次数：
90
基于quartus学习 1、学习目标 quartus是altera的FPGA设计软件，用起来的感觉要比xilinx快。这里可以使用其完成各种基本的设计（就是不使用非必须IP核），一些基础的实验都可以在这个上面完成。目标就是利用一块开发板，完成verilog语法部分的验证（这是另外一部分的学习，有时候 ...
分类：
其他好文 时间：
2020-05-13 20:25:12
阅读次数：
68
（1）# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cycloneive_ver -L rtl_work -L work -voptargs="+acc" hel ...
分类：
其他好文 时间：
2020-05-10 10:27:06
阅读次数：
116
本文基于 Altera 官方原版文档《SignalTap II with Verilog Designs》改编而成，原文可在百度文库中下载：https://wenku.baidu.com/view/3931a1edaeaad1f346933fe3.html?from=search 一、Verilog ...
分类：
其他好文 时间：
2020-02-17 19:52:23
阅读次数：
110
1-打开quartus18.1,找到launch simultion library，生成VHDL VERILOG库 2-新建questasim工程，在mpf文件里添加： 并修改 Project_Sim_P_0 = -L {altera_lnsim_ver altera_mf_ver altera_ ...
分类：
其他好文 时间：
2019-12-17 00:46:18
阅读次数：
122
正弦信号发生器的结构由3部分组成： 1、计数器或地址信号发生器，要根据ROM大小来确定地址发生器宽度。（其实验选择6位地址信号发生器给ROM） 2、正弦信号数据存储ROM（地址宽度6位，数据宽度8位），包含64个字的完整正弦波数据（1个完整周期） 3、8位D/A模块（采用TLC5602超高频数模转换 ...
分类：
其他好文 时间：
2019-12-02 19:07:58
阅读次数：
356
