在做项目的时，我们经常会使用到多个时钟。每一个时钟在FPGA内部都会形成一个时钟域，如果一个时钟域中要用到另外一个时钟域的信号，也就形成了跨时钟域的操作，这时候要格外小心。 一、实际使用背景 假设在项目中需要在clk_b时钟域中用到用到来自clk_a中的信号。那么此信号就需要从clk_a时钟域跨越到 ...
分类：
其他好文 时间：
2020-02-24 12:49:18
阅读次数：
86
*本文是对Xilinx官方教学视频部分内容的提炼和简单整理 原视频地址：http://v.elecfans.com/video/ysp-v2.html 1 HLS视频库与OpenCV OpenCV是可以直接在ARM架构上运行的计算机视觉库，但是在FPGA上不能直接处理。 在HLS中对OpenCV的开 ...
分类：
其他好文 时间：
2020-02-24 10:05:45
阅读次数：
112
先了解一下FS4412开发板的硬件环境， 可以看到： 4412有8G内存，即 DDRⅢ 双速率SDRAM，可片上执行，一般为机器运行软件提供内存，掉电后数据丢失。 还有4G的eMMC，也就是Nand Flash，但是同时集成了主控芯片与接口，不可以片上执行，但掉电后数据不会丢失。 同时4412支持S ...
分类：
其他好文 时间：
2020-02-24 09:35:16
阅读次数：
95
受影响系统：Intel Quartus Prime Pro Edition < 19.3描述：CVE(CAN) ID: CVE-2019-14603 Intel Quartus Prime Pro是英特尔公司的一套多平台设计环境，它包含了设计FPGA、SoC 和CPLD 所需的一切。 Intel Q ...
分类：
其他好文 时间：
2020-02-20 11:38:19
阅读次数：
97
说明：XMOS这次致力于打造全新的，颠覆性的嵌入式平台，简化开发人员要学一堆东西才能开发一款高性能AIOT产品的痛点。XCORE.AI集单片机，AI，FPGA，DSP于一身，嵌入式软件开发人员可以灵活的实现各种控制，而不用担心固定的硬件性能/资源不够用的问题。并且性能强劲，可以让物联网终端设备在本地 ...
分类：
其他好文 时间：
2020-02-19 20:58:59
阅读次数：
108
FPGA基础知识关键点摘要 一.组合逻辑和时序逻辑的区别：组合逻辑与输入直接实时相关，时序逻辑还必须在时钟上升沿出发后输出新值，有没有时钟输入是他们最大的区别！组合时序容易出现竞争冒险现象出现亚稳态，时序逻辑不会出现，且更容易达到时序收敛所以必须很好的掌握时序逻辑 设置不使用的 IO 为 为 in- ...
分类：
其他好文 时间：
2020-02-15 10:16:56
阅读次数：
114
一时冲动，跑步进入了FPGA的大门，尤老师是教练，我之前一直做嵌入式软件，数字电路也是十年前大学课堂学过，早已经还给老师了。FPGA对于我来说完全是小白，所以。老师的课程，对于我来说至关重要！因为见过太多从入门到放弃的案例了！ 什么样的教程和视频，可以不至于让小白从入门到放弃呢？我总结了几点：1.由 ...
分类：
其他好文 时间：
2020-02-15 10:06:28
阅读次数：
90
SDRAM从发展到现在已经经历了五代，分别是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM，第五代DDR4 SDRAM。第一代SDRAM采用单端（Single-Ended）时钟信号,第二代、第三代与第四代由于工作频率比较快，所以采用可降低 ...
分类：
其他好文 时间：
2020-02-12 21:55:21
阅读次数：
90
完整教程下载地址：http://www.armbbs.cn/forum.php?mod=viewthread&tid=86980 第49章 STM32H7的FMC总线应用之SDRAM 本章教程为大家讲解SDRAM的驱动实现，后面LCD的显存和大数量的存取都要用到。 49.1 初学者重要提示 49.2 ...
分类：
其他好文 时间：
2020-02-08 12:01:52
阅读次数：
133
http://www.21ic.com/app/eda/201412/610989.htm 我经常收到关于各类设备之间的差异的问题，诸如ASIC、ASSP、SoC和FPGA之间的区别问题。例如是SoC是ASIC吗?或ASIC是SoC吗?ASIC和ASSP之间的区别是什么?以及高端FPGA应该归类为S ...
分类：
其他好文 时间：
2020-02-07 14:53:57
阅读次数：
66
