spld、cpld及fpga等能实现任何逻辑的本质是，任何一个逻辑都能由多项式表示（或逼近）。多项式无非就是乘运算和加运算。而正好，与门符合乘，或门符合加。
fpga扩展架构SOPC，即片上可编程系统。分为两种，一种是纯FPGA架构的SOPC，称SOPC系统。一般内嵌乘法器、乘加器、吉比特传输模块等等，可以使原来利用逻辑实现的资源消耗多、速度慢的算法得到很大的优化。另一种是围绕FPGA的...
分类：
其他好文 时间：
2014-09-17 10:20:32
阅读次数：
234
实验室做FPGA开发时经常用到Verilog，代码规范成为一个问题，于是乎写了一个Perl脚本对代码进行规范化，主要是进行自动缩进和对齐。代码如下，初学Perl，请读者赐教：#####################################################
# 代码缩进对齐脚本
# 功能：对Verilog代码进行自动缩进和对齐处理，
# 该版本目前还没有对case语句进行...
分类：
其他好文 时间：
2014-09-16 23:44:31
阅读次数：
539
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】 搞过嵌入式开发的朋友都知道无论在实际环境还是在fpga上调试代码是一件非常辛苦，同时吃力不讨好的事情。一方面芯片的片上资源少，另外一方面就是除了软件之外你还要处理各种以外的硬件事故。好一点的公司可能还会提供虚拟机来调试，但很多时候虚拟机的稳定性也是一个问题。搞过skyeye的朋友应该比较...
分类：
系统相关 时间：
2014-09-16 19:03:51
阅读次数：
277
1. 基本的约束方法为了保证成功的设计，所有路径的时序要求必须能够让执行工具获取。最普遍的三种路径为：输入路径（Input Path），使用输入约束寄存器到寄存器路径（Register-to-Register Path），使用周期约束输出路径（Output Path），使用输出约束具体的异常路径（P...
分类：
其他好文 时间：
2014-09-14 20:38:57
阅读次数：
265
xapp1167与TRD14.4 关系
xapp1167与TRD14.4 都是学习zynq的最佳参考设计。都是基于ZC702，而不是zedboard的，如果要用zedboard那么必须修改硬件配置，因为在702板子中HDMI用的是软核，而zedboard中用的芯片，另外还有网卡等等都不一样配置也不一样。
1：xapp1167 :http:...
分类：
移动开发 时间：
2014-09-14 16:46:07
阅读次数：
426
1. 偏移约束的作用 偏移约束（Offset Constraint）用来定义一个外部时钟引脚（Pad）和数据输入输出引脚之间的时序关系，这种时序关系也被称为器件上的Pad-to-Setup或Clock-to-Out路径。这些约束对与外部元器件相连的接口十分重要，在这里，需要解释两个术语： Pad.....
分类：
其他好文 时间：
2014-09-13 23:58:56
阅读次数：
480
基于Vivado HLS在zedboard中的Sobel滤波算法实现
平台：zedboard + Webcam
工具：g++4.6 + VIVADO HLS + XILINX EDK + XILINX SDK
系统：ubuntu12.04
sobel 算法理论基础
流程
HLS算法验证与实现
算法验证包括算法C/C++实现，综合编译仿真，实...
分类：
数据库 时间：
2014-09-13 21:31:35
阅读次数：
588
源：http://www.cnblogs.com/bingoo/p/3450850.html1.方法一：.sof和.elf全部保存在FPGA内，程序加载和运行也是在FPGA内部。把FPGA的配置文件.sof通过JTAG方式下载(其实是在线运行)进入FPGA本身，此时在NIOSII的界面中，点击“RU...
分类：
移动开发 时间：
2014-09-13 11:58:35
阅读次数：
312
这几年一直在努力提高自己，从研究所出来后，由于工作的方向变了，自然就接触不了超大规模fpga了。也做不了fft和数字滤波器以及多相滤波等算法。转而在逻辑设计上更加深入的研究了。从千兆以太网的设计和mac的编写，以及sdram的另一种读写方式的研究，就是所谓的切换bank提高读写效率。 最近重新学习....
分类：
其他好文 时间：
2014-09-12 14:46:43
阅读次数：
320
