技术帖：青年学子的出路与FPGA芯片应用开发 题外话： 总感觉“年轻人”在字面上不准确，本人更喜欢用“年青人” 同时又感觉“青年人”的现实处境很诡异，更像是“轻年人” 前言： 古语道： 自古英雄出少年 可现在的年青人，特别是...
分类：
其他好文 时间：
2014-08-20 16:00:52
阅读次数：
279
xilinx公司的FPGA种类繁多，知道了命名规则，看起来应该会舒服很多。 1.xilinx的FPGA命名规则 Xilinx的ug112第一章中介绍了Xilinx公司的FPGA命名规则。一般而言，大的FPGA的上表面是这个样子的。 譬如，对于编号为XC4VLX60-10FFG668CS2的FPGA，...
分类：
其他好文 时间：
2014-08-19 18:16:55
阅读次数：
273
观摩了下传说中的的FFT（快速傅里叶）大致就是用递归，和非递归两种方法实现。赶脚fft算法比较适合在fpga里面跑个流水线。感觉应该比CPU&&dsp&&gpu强多了……用MATLAB验证计算结果。
分类：
其他好文 时间：
2014-08-19 12:39:45
阅读次数：
128
转： http://blog.csdn.net/wangwq87/article/details/7106240 JTAG用的计算机的并口，JTAG也是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议,如DSP、FPGA器...
分类：
其他好文 时间：
2014-08-18 18:57:12
阅读次数：
235
第一章：我眼中的 FPGA 和 Verilog HDL1、"在笔者的心里，FPGA 宛如 “一堆乐高积木”和 Verilog HDL 是自己的手（工具） ，自己可以随心所愿的要怎么拆就怎么拆。"第二章：低级建模 - 基础知识1、Verilog HDL 不是“编程”是“建模”。“建模”这一词是指，使用...
分类：
其他好文 时间：
2014-08-18 12:10:24
阅读次数：
199
CDC（不同时钟之间传数据）问题是ASIC/FPGA设计中最头疼的问题。CDC本身又分为同步时钟域和异步时钟域。这里要注意，同步时钟域是指时钟频率和相位具有一定关系的时钟域，并非一定只有频率和相位相同的时钟才是同步时钟域。异步时钟域的两个时钟则没有任何关系。这里假设数据由clk1传向clk2。
单bit传输时，同步时钟域因为频率和相位关系都是已知的，可以推导的，所以不需要采用额外的硬件电路...
分类：
其他好文 时间：
2014-08-17 20:00:33
阅读次数：
317
典型FPGA开发流程与注意事项
FPGA的设计流程就是利用EDA开发软件和编程工具对FPGA芯片进行开发的过程。典型FPGA的开发流程一般如图4.1.1所示，包括功能定义/器件选型、设计输入、功能仿真、综合优化、综合后仿真、实现、布线后仿真、板级仿真以及芯片编程与调试等主要步骤。
1)、功能定义/器件选型
在FPGA设计项目开始之前，必须有系统功能的定义和模块的划分，另外就是要根据任务要求，...
分类：
其他好文 时间：
2014-08-13 18:56:17
阅读次数：
299
FPGA组成、工作原理和开发流程 备注：下面的描述基于ALTERA系列的FPGA芯片，而且是第一次学习FPGA，其中的一部分内容是参考一些资料总结的，个人独特的分析和见解还偏少。1.FPGA概述FPGA是英文FieldProgrammableGateArray的缩写，即现场可编程门阵列，它是在PAL...
分类：
其他好文 时间：
2014-08-13 17:46:36
阅读次数：
188
补充一点，除法的时候如果直接a/b那么就会调用lpm模块，不管输入是否是常数，乘法的时候输入都是reg型变量会调用硬件乘法器，有一个是常数就会调用lpm模块。上课的时候一直听老师说真正实践的时候你别想着要自己写一个乘法器，那样子做的孩子是笨蛋。不管老师说得对不对，总之，既然FPGA内部有硬件乘法器那...
分类：
其他好文 时间：
2014-08-12 12:52:04
阅读次数：
270
经过了2个月对机器学习的了解后，我发现了，机器学习的方向多种多样。网页排序，语音识别，图像识别，推荐系统等。算法也多种多样。看见其他的书后，我发现除了讲到的k均值聚类，贝叶斯，神经网络，在线学习等等，还有很多其他的算法。比如说：免疫算法，遗传算法，主成分分析，蚁群算法等等。好像很多算法都是需要做很多的研究才能用的很好的。据说深度学习是由神经网络升级来的。神经网络本身就是一本书，内容很多。龙星计划里...
分类：
其他好文 时间：
2014-08-12 00:39:33
阅读次数：
206
