一、好的书籍 各个芯片的器件手册 《数字信号处理的FPGA实现》 VERILOG手册：http://www.emmelmann.org/Library/Tutorials/docs/verilog_ref_guide/vlog_ref_top.html 二、好的团体 DIGILENT中文：http: ...
分类：
其他好文 时间：
2019-10-06 11:37:34
阅读次数：
123
硬件平台：DE2-115 软件环境：Quartus II 15.1 采样了较为简单的计数方法，详细代码就不讲解了，分为三个模块，一个是计数模块 count.v，一个是显示模块 disp.v，还有一个是顶层模块 miaobiao.v。有清零按键和暂停拨码开关。 顶层模块： 1 module miaob ...
分类：
其他好文 时间：
2019-10-06 00:17:56
阅读次数：
118
买到一块 FPGA 开发板，你如何入手呢？ 根据博主的经验，你可以通过如下途径来学习： 1、如果你是淘宝上买的，那么可以在淘宝上搜索你的开发板（一般 FPGA 开发板生厂商在淘宝上卖都会附带教程，如米联客和黑金），然后获取教程。 2、比较正式的学习 FPGA 还是在官网上查资料学习比较好，比如 Xi ...
分类：
其他好文 时间：
2019-10-03 13:06:34
阅读次数：
116
情境： FPGA里面计数器需要复位（计数值置零），与计数器状态有关的行为是状态机控制的，即状态机为CLEAR_TIMER状态时，计数器才完成清零动作。 清零有两个条件：（1）计数器值溢出（达到OVF门限）；（2）清零信号有效（1有效）。这两个条件是独立的，没有先后关系的约束。 问题是：如何写Veri ...
分类：
其他好文 时间：
2019-10-01 14:09:06
阅读次数：
101
控制板 ARM+FPGA双核控制器，出六路全桥驱动信号，工作稳定。 持CAN、485、422、232等多种接口，带呼吸门控功能。 带全桥驱动参数检测功能，有问题锁死报警。 ...
分类：
其他好文 时间：
2019-10-01 09:13:54
阅读次数：
80
Altera 的 Cyclone IV 器件 PLL 具有时钟倍频和分频、相位偏移、可编程占空比和外部时钟输出，进行系统级的时钟管理和偏移控制。 Altera 的 Quartus II 软件无需任何外部器件，就可以启用 Cyclone IV PLL 和相关功能。 下面演示如和调用 Altera 提供 ...
分类：
其他好文 时间：
2019-09-30 21:27:59
阅读次数：
95
前言 上一篇文章，介绍了 "Microsemi Libero系列教程（一） Libero开发环境介绍，下载，安装与注册" ，作为嵌入式开发中的Hello World，点灯是再也基础不过的实验了，通过点灯实验，可以了解芯片GPIO的控制和开发环境IDE新建工程的流程，对于FPGA来说，每个IO口几乎一 ...
分类：
其他好文 时间：
2019-09-29 22:04:36
阅读次数：
530
1 module RGB_init( 2 //系统信号输入（时钟+复位） 3 input cmos_clk_i, //模块控制时钟 4 input rst_n_i, //系统复位信号 5 //OV5640输出信号(从5640输入到FPGA) 6 input cmos_pclk_i, //摄像头时钟 ... ...
分类：
其他好文 时间：
2019-09-26 10:08:10
阅读次数：
415
记录一下在uboot内移植spi驱动的过程 芯片：freescale Mpc8308 uboot版本：u-boot-2009.11-rc1.2 需求:我们需要在uboot下通过spi配置一个时钟芯片（dpll）用来给fpga提供时钟 要移植spi驱动，前提是要通过手册了解该cpu的spi的结构和寄存 ...
分类：
其他好文 时间：
2019-09-18 10:31:49
阅读次数：
120
写在前面的话 在FPGA设计中，很多同学会纠结到底是应该使用同步复位还是应该使用异步复位。实际上，无论是同步复位还是异步复位都有各自的优缺点。在这里梦翼师兄和大家一起学习另外一种复位信号的处理方式-异步复位同步释放。 基本概念 FPGA设计中常见的复位方式有同步复位和异步复位，同步复位就是指复位信号 ...
分类：
其他好文 时间：
2019-09-15 11:10:46
阅读次数：
113
