环境：物理机 + Ubuntu12.04 自带的阅读器evince是一个轻量级的PDF阅读器（只占用11M空间，okular占用149M），可以满足基本功能需求。但是，有一个问题最近让我很头疼，背景永远是高亮的白色，看芯片手册或者原理图看久了会对眼睛造成很大伤害。于是，上网找了下其它的PDF阅读器....
分类：
其他好文 时间：
2014-09-05 23:36:42
阅读次数：
319
FPGA设计人体分为设计输入、综合、功能仿真（前仿真）、实现、时序仿真（后仿真）、配置下载等六个步骤，设计流程如图2所示。下面分别介绍各个设计步骤。
1 设计输入
设计输入包括使用硬件描述语言HDL、状态图与原理图输入三种方式。HDL设计方式是现今设计大规模数字集成电路的良好形式，除IEEE标准中VHDL与Verilog HDL两种形式外，尚有各自FPGA厂家推出的专用语言...
分类：
其他好文 时间：
2014-09-05 10:07:41
阅读次数：
297
之前一直是写一个文件的工程测试用，现在需要将之前写的一些文件放一起，作为多个模块，就需要有个层次设计的概念。
今晚研究了一番，大概有两种方法。综合文件法和原理图方法。...
分类：
其他好文 时间：
2014-09-04 00:16:07
阅读次数：
288
1. Log on to the database server (as oracle) where the GoldenGate software isinstalled.2. Change directory to the GoldenGate home:cd /home/oracle/ggs3...
分类：
其他好文 时间：
2014-09-02 19:42:05
阅读次数：
216
本文通过TQ2440开发板上可外接的GPIO口GPG14连接蜂鸣器，通过控制GPG14引脚的高低电平的输出和高低电平输出之间的时间间隔来使蜂鸣器发出不同的声音。1.打开S3C2440的底板原理图找到GPIO，如下图所示：使用万用表先找到VDD5V那个引脚，然后对照图找到GPG14，将蜂鸣器的正极连上..
分类：
其他好文 时间：
2014-08-31 10:37:21
阅读次数：
320
大家都知道理做PCB板就是把设计好的原理图变成一块实实在在的PCB电路板,请别小看这一过程,有很多原理上行得通的东西在工程中却难以实现,或是别人能实现的东西另一些人却实现不了,因此说做一块PCB板不难,但要做好一块PCB板却不是一件容易的事情。微电子领域的两大难点在于高频信号和微弱信号的处理,在这方...
分类：
其他好文 时间：
2014-08-24 20:39:53
阅读次数：
223
DownLoad:
http://edelivery.oracle.com
Prepare(Source And Target DB):
Add Environment Varible
vi /home/oracle/.bash_profile
export LD_LIBRARY_PATH=$ORACLE_HOME/lib:/lib:/usr/li...
分类：
数据库 时间：
2014-08-24 11:43:32
阅读次数：
392
画了一个模块比较杂的原理图，为了省事，就从官方评估板上复制过来一部分原理图，将里面的电容改成了自己想要的名字。然后又从自己原来画过的原理图中复制了一部分电路，然后是根据需求使用自己的库里的元件新画了一部分电路。今天在成生Netlist的时候发现报错：
如图选中该错误，按F1键查看帮助，得到内容如下：
This situation should only occur if y...
分类：
其他好文 时间：
2014-08-22 16:25:22
阅读次数：
631
解决办法：首先需要将.bdf原理图文件转换为Verilog HDL等第三方EDA工具所支持的标准描述文件。在Quartus下，保持*.bdf为活动窗口状态，运行[File]/[Create/Update]/[Create HDL Design File for Current File]命令，在弹出...
分类：
其他好文 时间：
2014-08-19 18:05:05
阅读次数：
526
