为了理解 React 的工作过程，我们就必须要了解 React 组件的生命周期，如同人有生 老病死 ， 自然界有日月更替，每个组件在网页中也会被创建、更新和删除，如同有生命 的机体一样。 React严格定义了组件的生命周期，生命周期可能会经历如下三个过程: 口装载过程( Mount)，也就是把组件第 ...
分类：
其他好文 时间：
2018-05-21 16:21:49
阅读次数：
186
###### 【该随笔部分内容转载自小梅哥】 ######### 组合逻辑： 多路选择器、加法器、译码器、乘法器 时序逻辑： 计数器、分频器、定时器、移位寄存器 ###### 【该随笔部分内容转载自小梅哥】 ######### 组合逻辑： 多路选择器、加法器、译码器、乘法器 时序逻辑： 计数器、分频 ...
分类：
其他好文 时间：
2018-05-21 12:32:51
阅读次数：
273
在使用Verilog进行数字设计或者构建验证平台时,如果连接模块端口的线网或变量的宽度与端口定义的宽度不一致,在进行仿真时将有可能出现逻辑功能与期望不一致的情况，本文将对此类情况进行示例分析。 首先，在IEEE 1364-2001中，模块的端口对于信号的传输类似于连续赋值语句对于信号的传递，因此，对 ...
分类：
其他好文 时间：
2018-05-18 14:25:28
阅读次数：
179
Verilog强制激励语法 1. 在一个过程块中，可以用两种不同的方式对信号变量或表达式进行连续赋值。 过程连续赋值往往是不可以综合的，通常用在测试模块中。 两种方式都有各自配套的命令来停止赋值过程。 两种不同方式均不允许赋值语句间的时间控制。 2. assign和deassign 适用于对寄存器类 ...
分类：
其他好文 时间：
2018-05-17 15:20:24
阅读次数：
351
1、shell变量 shell变量赋值语句为”name=[value]“，等号两边不能有空格，可以给shell变量追加内容”name+=value“，取消shell变量的设置使用”unset name”，例子如下。 $ var=1 $ echo $var 1 $ var=123 $ echo $va ...
分类：
系统相关 时间：
2018-05-08 16:23:05
阅读次数：
188
运算符是一些特殊符号，主要用于数学函数、一些类型的赋值语句和逻辑比较方面。public class test{
分类：
编程语言 时间：
2018-05-07 19:30:44
阅读次数：
200
Qt高级——QtCreator代码格式化一、QtCreator代码格式化简介QtCreator提供了一个Beautifier插件，用于加载外部工具（ArtisticStyle、ClangFormat、Uncrustify）对代码进行格式化。Beautifier会将源代码解析为结构模块，如赋值语句、IF语句块、循环体等等，并用Beautifier指定的选项对模块进行格式化。Beautifier可以使
分类：
其他好文 时间：
2018-05-03 19:46:54
阅读次数：
3903
在Python中，变量的概念基本上和初中代数的方程变量是一致的。 例如，对于方程式 y=x*x ，x就是变量。当x=2时，计算结果是4，当x=5时，计算结果是25。 只是在计算机程序中，变量不仅可以是数字，还可以是任意数据类型。 在Python程序中，变量是用一个变量名表示，变量名必须是大小写英文、 ...
分类：
编程语言 时间：
2018-04-29 22:15:36
阅读次数：
202
变量 Python中的变量和c语言中有所区别，Python是动态类型的语言，因此不需要预先声明变量的类型，在赋值的那一刻变量的类型和值就一起初始化。每个变量在使用前都必须赋值，变量赋值以后该变量才会被创建。 并且Python中的赋值语句是建立对象的引用值，而不是对象，就如同指针，而不是数据储存的区域 ...
分类：
编程语言 时间：
2018-04-29 12:05:47
阅读次数：
231
在使用Verilog进行设计过程中，经常会遇到某些条件判断语句中的分支没有执行，有些for循环仅执行一次的情况，特别是在过程性赋值语句中。其中很大一部分是因为错误使用了“；”导致的。因为Verilog源自C语言，根据其语言特性，“；”在Verilog中本身是一条单独的空语句，只是岂不进行任何具体操作 ...
分类：
其他好文 时间：
2018-04-29 01:30:21
阅读次数：
270
