问题描述 分享一个之前遇到的STM32F4晶体频率问题，导致单片机死机的解决办法。使用一款新的F4开发板，直接使用的正点原子STM32F407工程模板代码，管脚配置正确，下载到外部晶体为25MHz的开发板之后，LED不闪烁，串口无输出，单片机直接死机，调试器检测不到芯片。 问题分析 之前写过一篇文章 ...
分类：
其他好文 时间：
2019-08-25 14:06:07
阅读次数：
97
1、通用定时器的PWM功能 STM32F103ZET6有4个通用定时器，分别是TIM2、TIM3、TIM4、TIM5。 通用定时器由一个可编程预分频器驱动的16位自动装载计数器构成。 通用定时器的很多功能与基本定时器是一样的，但是每个通用定时器都有4个IO口，可以用来测量输入信号的脉冲长度（输入捕获 ...
分类：
其他好文 时间：
2019-07-29 21:51:41
阅读次数：
132
第二种方法：对进行奇数倍n分频时钟，首先进行n/2分频（带小数，即等于(n-1)/2+0.5），然后再进行二分频得到。得到占空比为50%的奇数倍分频。下面讲讲进行小数分频的设计方法。 小数分频：首先讲讲如何进行n+0.5分频，这种分频需要对输入时钟进行操作。基本的设计思想：对于进行n+0.5分频，首 ...
分类：
其他好文 时间：
2019-07-12 09:27:26
阅读次数：
88
一、结构 1、是一个8位宽的由时钟信号上升沿触发的循环累加计数寄存器 2、有一个专门的外部触发信号输入端（T0CKI） 3、是一个在文件寄存区域内统一编址的寄存器，地址为01H或101H，用户用软件的方式可直接读/写计数器的内容 4、具有一个软件可编程的8位预分频器 二、特点 1、使用内部触发信号， ...
分类：
其他好文 时间：
2019-07-06 00:38:56
阅读次数：
125
一、占空比50%的奇数分频 1、实现思路 实现奇数（N）分频，分别用上升沿计数到（N-1)/2，再计数到N-1；用下降沿计数到（N-1)/2，再计数到N-1，得到两个波形，然后把它们相或即可得到N分频。 2、代码 3、仿真波形 ...
分类：
其他好文 时间：
2018-12-02 12:15:48
阅读次数：
363
[TOC] 1. 前期预备知识 1.1 定时器中断触发 本次实验需关注的中断寄存器。 ![image_1bqbsemrp897bm6hhja68i9vp.png 497.2kB][1] 在本次实验中，分别会使用T1和T3定时器完成功能，所以我们需要注意上图中标注出的中断寄存器。 T1定时器：16位定 ...
分类：
其他好文 时间：
2018-07-31 21:48:30
阅读次数：
392
verilog设计： 分频器的设计： 分频器就是将一个时钟源的频率降低的过程（可以通过观察分频之后周期中包含几个原时钟周期来看是几分频），分频分为基数分频也分为偶数分频， 偶数分频的代码如下：（其中就是计数器翻转的过程） 奇数分频（计数不用以整个周期为单位） ...
分类：
其他好文 时间：
2018-07-14 16:34:07
阅读次数：
230
时钟分频一般有两种，奇分频和偶分频，下面通过类中的普通函数方法分频：分频器代码：#include "base.h"
#ifndef CLKDIVIDER
#define CLKDIVIDER
const unsigned int N =
分类：
其他好文 时间：
2018-07-06 21:28:43
阅读次数：
189
【设计要求】 实现占空比为50%的奇数分频器(示例以三分频为例). 【原理分析】 在进行数字电路设计的过程中,分频器是设计中使用频率较高的一种基本设计之一,虽然很多厂家都提供特定的电路模块对时钟进行分频、倍频以及特定相移等,但是对于时钟要求不高的逻辑,特别是在仿真过程中,使用硬件描述语言实现分频还是 ...
分类：
其他好文 时间：
2018-06-07 22:54:31
阅读次数：
245
###### 【该随笔部分内容转载自小梅哥】 ######### 组合逻辑： 多路选择器、加法器、译码器、乘法器 时序逻辑： 计数器、分频器、定时器、移位寄存器 ###### 【该随笔部分内容转载自小梅哥】 ######### 组合逻辑： 多路选择器、加法器、译码器、乘法器 时序逻辑： 计数器、分频 ...
分类：
其他好文 时间：
2018-05-21 12:32:51
阅读次数：
273
