码迷,mamicode.com
首页 >  
搜索关键字:电路设计    ( 285个结果
精密模拟电路设计注意事项笔记
精密模拟电路设计注意事项笔记 ADI资深技术专家James Bryant给精密模拟电路设计的13条提醒。简单几句话,吃过亏的偶深有感触,振聋发聩啊!转发分享给大家。 1、别忘了阅读数据手册。 应用工程师常常在解答完客户问询后大声抱怨好好读读数据手册吧。获取数据手册中 的隐含信息,而不仅是表面 细节,...
分类:其他好文   时间:2015-09-10 19:15:21    阅读次数:152
频率与Hold Time,gitter与Hold Time
一.Setup time和hold time对频率的影响 setup time和hold up time是由器件cell决定的,一般小于1~2ns,并不随着电路设计的改变而改变。 时钟频率计算方法如下:在不考虑时钟延时抖动等条件下,理想的说:一个信号从触发器的D端到Q端的延时假设是Tcell,从Q....
分类:其他好文   时间:2015-08-31 17:16:56    阅读次数:228
硬件十万个为什么——运放篇(四)微弱信号放大技巧
如何实现微弱信号放大? 传感器+运算放大器+ADC+处理器是运算放大器的典型应用电路,在这种应用中,一个典型的问题是传感器提供的电流非常低,在这种情况下,如何完成信号放大? 大多数检测固定频率信号(调制信号),可以通过信号的相干性进行检测。但是大多数场景传感器的信号是非调制信号,无法通过相干性进行算法检测。 通过电路设计如何提高信号的信噪比 另有工程师朋友建议,在运放、电容、电阻的选择和布...
分类:其他好文   时间:2015-08-19 16:56:02    阅读次数:122
什么是同步逻辑和异步逻辑,同步电路和异步电路的区别是什么(转)
1、什么是同步逻辑和异步逻辑,同步电路和异步电路的区别是什么? 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 电路设计可分类为同步电路和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作,而异步电路不使用时钟脉冲做同步,其子系统是使用特殊的“开始”和 “完成”信号使...
分类:其他好文   时间:2015-08-17 18:51:45    阅读次数:126
(转)搞定DC/DC电源转换方案设计,必看金律十一条
[导读] 搞嵌入式的工程师们往往把单片机、ARM、DSP、FPGA搞的得心应手,而一旦进行系统设计,到了给电源系统供电,虽然也能让其精心设计的程序运行起来,但对于新手来说,有时可能效率低下,往往还有供电电流不足或过大引起这样那样的问题,本文十大金律轻松搞定DCDC电源转换电路设计。 关键词:DC/D...
分类:其他好文   时间:2015-08-07 21:42:01    阅读次数:154
协议栈植入芯片势在必行,IPSec就是个错误
这篇文章有点极端,但也可能迎合某些个人或者组织的意思。这篇文章较短,稍后我会继续写这个话题。心太痛,人太衰。1.协议栈植入芯片如果你认为协议栈植入芯片是在消耗物资,磨灭成本,那你就错了。TCP/IP/Ethernet协议栈如今已经成了事实上的标准,多少年都没有变过。固化的东西鉴于电路设计,开模,硅晶片工艺等开销,一般都是越不变的东西才考虑固化,否则你要付出巨大的代价,且不利于保护客户的投资。实际上...
分类:其他好文   时间:2015-08-02 01:02:56    阅读次数:177
利用树莓派实现简单的计算器
在实验板上实现一个简单的计算器,要求在实验板的命令行运行程序,输入两个100以内的数字以及运算符 (+,-,*,/),然后计算结果并在数码管上显示计算结果。电路设计如下:实物连接:代码如下:#include #include #include #define DIGIT1 9#define DIGI...
分类:其他好文   时间:2015-07-01 06:07:37    阅读次数:223
算法--电路布线问题
在一块电路板的上、下两端分别有n个接线柱。根据电路设计,要求用导线将上端接线柱与下端接线柱相连 , 如上图所示,每个节点有且只连有一条线。 在制作电路板时,要求将这n条连线分布到若干绝缘层上。在同一层上的连线不相交。 这个问题是要确定将哪些连线安排在第一层上,使得该层上有尽可能多的连线(不相交)。 ...
分类:编程语言   时间:2015-06-05 19:33:49    阅读次数:160
数字集成电路设计-20-multi-cycle
引言前面我们介绍了流水线的写法(http://blog.csdn.net/rill_zhen/article/details/45980039),流水线是数字设计中很常用的一种设计方法,可以提高运行频率,提高吞吐量。如果组合逻辑延迟较大,一个时钟周期完成不了时,除了插入寄存器将组合逻辑拆分成流水线外,还可以采用multi-cycle的方式。multi-cycle的工作机制很简单,从给定输入之后,等...
分类:其他好文   时间:2015-05-29 21:48:15    阅读次数:276
分频器VHDL描述
在数字电路中,常需要对较高频率的时钟进行分频操作,得到较低频率的时钟信号。我们知道,在硬件电路设计中时钟信号时非常重要的。 下面我们介绍分频器的VHDL描述,在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频。LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.A...
分类:其他好文   时间:2015-05-27 00:40:45    阅读次数:243
285条   上一页 1 ... 22 23 24 25 26 ... 29 下一页
© 2014 mamicode.com 版权所有  联系我们:gaon5@hotmail.com
迷上了代码!