码迷,mamicode.com
首页 >  
搜索关键字:倍频    ( 76个结果
STM32F10X-定时器/计数器
1、STM32F10X的计数器与定时器关系 当时钟连接外脉冲时是计数器;当时钟采用系统内部时钟时是定时器! 2、STM32F10X定时器的时钟源 STM32F10X定时器的时钟不是直接来至于APB1和APB2,而是来至于APB1和APB2的倍频器,这样的好处是使定时器的速度更快分辩率更好!一般为单片 ...
分类:其他好文   时间:2018-12-21 00:00:32    阅读次数:216
变频电源电路特性讨论
由于单极倍频SPWM软开关DC/AC变换器的超前桥臂控制信号与滞后桥臂的控制信号相差180°,所以超前臂的开关动作与滞后臂相对独立。这为各桥臂上的驱动信号相差120°的,三相逆变器电感换流调频软开关技术的进一步研究,打下了较好的基础。1.不会因为同一桥臂的两个二极管的反向恢复电流而导致桥臂直通。2.主电路中不需要任何电压/电流检测装置来实现开关管软开通。3.控制电路采用单极倍频电压控制信号,主电路
分类:其他好文   时间:2018-12-12 10:34:55    阅读次数:159
2018.11.16 RX- IC
1. IC内部组成: Reference Oscillator:基准参考晶振-后续会放大32 倍 Comparator:比较器,输出RF信号 control logic:控制晶振倍频,控制LF,power模块。 data Filter:(loop filter) 环路滤波器,属于encode的一个模 ...
分类:其他好文   时间:2018-11-16 20:52:24    阅读次数:166
计算机组成,南北桥,倍频,通信,频率一致才可以通信
《计算机是怎样跑起来的》 《程序是怎样跑起来的》 《电脑组装与硬件维修从入门到精通》 《程序员的自我修养》 计算机的三大原则。 1. 计算机是执行输入、运算、输出的机器 2. 程序是指令和数据的集合 3. 计算机的处理方式有时与人们的思维习惯不同 计算机的三大原则。 1. 计算机是执行输入、运算、输 ...
分类:其他好文   时间:2018-09-30 18:18:34    阅读次数:260
数据库连接太慢问题(3层for)
sqlServer 进行报表查询 连接查询数据的时候过慢 1 后台与数据库交接过于频繁 解决 修改连接默认值 2 代码书写问题 用到了三层for 循环(嵌套for 非常影响速度,大约 m 的N 次方倍 减慢) 解决:用变量进行接受,将三层for 循环变成二层for 循环 速度可以提升n 倍 ...
分类:数据库   时间:2018-09-20 18:49:46    阅读次数:125
计算机硬件简述
零、CPU的机构 一、CPU的工作频率:外频与倍频 二、32位与64位 三、内存 四、显示适配器 五、硬盘 六、主板 七、电源供应器 零、CPU的架构 1.精简指令集(RISC)与复杂指令集(CISC)系统 2.计算机包括输入单元、输出单元、CPU内部的控制单元、算数逻辑单元与主储存器五大部分。 一 ...
分类:其他好文   时间:2018-09-07 23:51:18    阅读次数:277
DSP5509项目之用FFT识别钢琴音调(5)之开始傅里叶变换
1. 首先电脑上下载一个模拟钢琴的软件 2. 研究下钢琴的声音范围27HZ到4000HZ,那么采样频率需要是信号的两倍频率以上,所以建议采样频率是16KHZ。 ...
分类:其他好文   时间:2018-09-03 23:00:24    阅读次数:418
使用KL26生成0709医疗器械中优先级报警声音波形
直入主题,学习记之~~~ 1,需求分析 根据YY0709 国家医疗器械中优先级报警声音波形要求,如下 2.matlab生成波形 本次使用matlab生成波形,五个正弦波叠加,基频为780HZ,分别取一倍,二倍,三倍,四倍,五倍频叠加,由于使用的是KL26的DAC模块生成波形,则对波形赋值进行了量化, ...
分类:其他好文   时间:2018-08-21 17:45:51    阅读次数:379
简述组合逻辑的注意事项
简述组合逻辑的注意事项: (1)避免组合逻辑反馈环路(容易毛刺、振荡、时序违规等)。 解决:A.牢记任何反馈回路必须包含寄存器;B.检查综合、实现报告的warning信息,发现反馈回路(combinaTIonal loops)后进行相应修改。 (2)替换延迟链。 解决:用倍频、分频或者同步计数器完成 ...
分类:其他好文   时间:2018-07-23 11:01:05    阅读次数:166
同步时序设计时应值得注意的事项
同步时序设计时一下事项应值得注意: 异步时钟域的数据转换。 组合逻辑电路的设计方法。 同步时序电路的时钟设计。 同步时序电路的延迟。同步时序电路的延迟最常用的设计方法是用分频或者倍频的时钟或者同步计数器完成所需的延迟,对比较大的和特殊定时要求的延时,一般用高速时钟产生一个计数器,根据计数产生延迟;对 ...
分类:其他好文   时间:2018-07-20 21:11:01    阅读次数:168
76条   上一页 1 2 3 4 5 ... 8 下一页
© 2014 mamicode.com 版权所有  联系我们:gaon5@hotmail.com
迷上了代码!