线网(net)作为Verilog语言中两种主要数据类型之一(变量数据类型和线网数据类型),主要用来模拟数字设计中连接多个不同模块或者模型的物理连线,因此线网是不存储数据的(除了trireg类型),仿真时线网上显示的数据由驱动该线网的驱动源决定的。如果线网没有被有效驱动,那么其上表现出来的数据是高阻态 ...
分类：
其他好文 时间：
2018-05-31 00:18:01
阅读次数：
181
inout是一个双向端口，实现为使用三态门，第三态为高阻态‘z’。 在实际电路中高阻态意味着响应的管脚悬空、断开。 当三态门的控制信号为真时，三态门选通，作输出端口使用；控制信号为假时，三态门是高阻态，作输入端口用。 使用时，可用一下写法 模块代码 相连的两个inout端口由一对信号交叉控制：在内部 ...
分类：
其他好文 时间：
2018-05-02 11:23:58
阅读次数：
208
语法子集很小，易用。 模块：module…endmodule 端口：input,output,inout(双向特殊) inout比较难用，有一张真值表，需要大家观察后书写，基本原则就是输入时一定是高阻态（z），与问号冒号运算符搭配使用。 信号：wire,reg,tri(测试用)… reg与wire常 ...
分类：
其他好文 时间：
2017-10-03 15:55:28
阅读次数：
273
最近在工作中的一个项目中，大概是将两块板卡相连（一块STM32跑裸机程序，另一块AM335x跑Linux系统），但是发现在u-boot有时无法启动成功，需要通过一个GPIO的状态来判断，具体来说就是本来上电后端口默认高阻抗，先利用程序先拉低大概100ms，然后在使用程序拉高100ms，然后STM32 ...
分类：
其他好文 时间：
2017-08-23 22:12:21
阅读次数：
262
在Java多线程应用中，队列的使用率很高，多数生产消费模型的首选数据结构就是队列(先进先出)。Java提供的线程安全的Queue可以分为阻塞队列和非阻塞队列，其中阻塞队列的典型例子是BlockingQueue，非阻塞队列的典型例子是ConcurrentLinkedQueue，在实际应用中要根据实际需 ...
分类：
数据库 时间：
2017-05-31 11:56:24
阅读次数：
301
cable:连线,过线,以上是常规的翻译,意思就是连接一个输出到另一个输入,但根据信号的不同,cable分的很细的种类.instrumentcable:乐器线,在电声领域特指高阻抗低电流的信号过线,必须有完善的屏蔽结构及坚固的外壳,大家常用的并不是这种线,由于这种线的要求太高,价格也非常贵.sign..
分类：
其他好文 时间：
2017-05-29 15:54:18
阅读次数：
157
要想实现单总线通信，每一个挂在总线上的从机必须拥有开路或3态输出。单总线DS18B20的DQ引脚用内部电路实现了开漏输出，其等效电路如下图； 当单片机IO引脚配置为 DS18B20开漏输出高阻态，被上拉电阻拉为高电平。 +5V-->4.7K上拉电阻-->DQ-->(5uA Typ)-->GND TX ...
分类：
其他好文 时间：
2016-12-06 02:21:10
阅读次数：
185
http://blog.chinaunix.net/uid-23065002-id-3885199.html STM32配置为开漏输出（上图）时：输出0，N-MOS导通，IO引脚是低电平；输出1，N-MOS不导通，IO引脚是高阻态（P-MOS从不被激活）。 所以配置为开漏模式时要想IO引脚输出0和1 ...
分类：
其他好文 时间：
2016-12-05 23:33:10
阅读次数：
524
http://www.elecfans.com/dianzichangshi/200805269451.html 高阻态：既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样，如果用万用表测的话有可能是高电平也有可能是低电平，随它后面接的东西定的。 三态输出门电 ...
分类：
其他好文 时间：
2016-12-05 23:30:34
阅读次数：
255
74HC573是一个8位3态带锁存高速的逻辑芯片。下面介绍使用。 参数 Vcc 2~6V I in +-20mA I out +- 35mA 引脚图和引脚作用 OE：1号引脚，三态控制引脚。为 0时，使能输出。 为1时，输出都是高阻态。使用时始终都要是低电平，这样这个芯片才受控制。 LE ：11号引 ...
分类：
其他好文 时间：
2016-10-24 23:29:43
阅读次数：
259
