在《MiZ702学习笔记7——尝试自制带总线IP》，我曾提到了AXI4-Lite的简单用法，驱动了下流水灯，只涉及到了写总线。今天，我想利用之前的VGA模块，将AXI4-Lite的读写都应用上。这篇文章主要是思想的介绍，以及AXI4-Lite读的方法。一些细节请先阅读《MiZ702学习笔记7——尝试...
分类：
其他好文 时间：
2016-01-24 16:57:24
阅读次数：
309
摘要：本文主要通过一个实例具体介绍ISE中通过编辑UCF文件来对FPGA设计进行约束，主要涉及到的约束包括时钟约束、群组约束、逻辑管脚约束以及物理属性约束。XilinxFPGA设计约束的分类Xilinx定义了如下几种约束类型：?“AttributesandConstraints”?“CPLDFitt...
分类：
其他好文 时间：
2016-01-22 00:07:59
阅读次数：
412
DCM_BASE 基本数字时钟管理模块的缩写，是相伴和频率可配置的数字锁相环电路，常用于FPGA系统中复杂的时钟管理。如需要频率和相位动态配置，则可以选用DCM_ADV原语，如需要相位动态偏移，可使用DCM_PS原语。Eg. DCM_BASE # ( .CLKDV_...
分类：
其他好文 时间：
2016-01-20 14:29:35
阅读次数：
2733
针对性整理下FPGA选型问题一、获取芯片资料：要做芯片的选型，首先就是要对有可能要面对的芯片有整体的了解，也就是说要尽可能多的先获取芯片的资料。现在FPGA主要有4个生产厂家，ALTERA，XILINX，LATTICE和ACTEL。获取资料最便捷的途径就是这些生产厂家的官方网站（http://www...
分类：
其他好文 时间：
2016-01-13 19:14:49
阅读次数：
266
在仿真DDR3核时，用modelsim编译时会出现下面错误Error:can't read "env(XILINX)":no such variable原因：在.do文件中指定的glbl.v文件的路径不对vlog -incr $env(XILINX)/verilog/src/glbl.v这个是相.....
分类：
其他好文 时间：
2016-01-07 16:35:49
阅读次数：
1265
这次借助zynq的内嵌的XADC来采集zynq内部的一些参数：?VCCINT：内部PL核心电压?VCCAUX：辅助PL电压?VREFP：XADC正参考电压?VREFN：XADC负参考电压?VCCBram：PL BRAM电压?VCCPInt：PS内部核心电压?VCCPAux：PS辅助电压?VCCDdr...
分类：
其他好文 时间：
2016-01-04 08:53:19
阅读次数：
1293
1.生产FPGA的厂家有： ALTERA XILINX ATCEL Lattice ps: Altera和Xilinx主要生产一般用途FPGA，其主要产品采用SRAM工艺 Actel主要提供非易失性FPGA，产品主要基于反熔丝工艺和FLASH工艺 ...
分类：
其他好文 时间：
2015-12-29 22:50:37
阅读次数：
365
Altera的-6、-7、-8速度等级逆向排序，Xilinx速度等级正向排序。不很严密地说，“序号越低，速度等级越高”这是Altera FPGA的排序方法， “序号越高，速度等级也越高”这是Xilinx FPGA的排序方法。从那时起，就一直没搞明白speed grade是怎么来的，...
分类：
其他好文 时间：
2015-12-21 10:32:05
阅读次数：
183
本人从2004年接触fpga开始，至今已经8年了。开发过altera的flex系列和cyclone3系列；开发过xilinx的vii和v5系列。下面谈谈本人对二者的一些不同，以便引起开发者对一些细节上的注意，免得为之付出代价，再走弯路！（1）altera的任意一个管脚都可以连接到这样的sig信号上a...
分类：
其他好文 时间：
2015-12-03 23:22:25
阅读次数：
354
在ModelSim中添加Xilinx仿真库[转]说明：ModelSim一定要安装在不带空格的目录下，即不要安装在“Program Files”目录下。如作者是安装在D:\softwares\Modelsim目录下。ISE软件也最好安装在不带空格的目录下。1、找到开始菜单->程序->Xilinx IS...
分类：
其他好文 时间：
2015-11-17 10:44:46
阅读次数：
177
