本文讲解master电路中，一个非常重要的组成部分“升压斩波电路”。
1、什么是斩波电路？
斩波电路原来是指在电力运用中,出于某种需要,将正弦波的一部分"斩掉".(例如在电压为50V的时候,用电子元件使后面的50~0V部分截止,输出电压为0.)后来借用到DC-DC开关电源中,主要是在开关电源调压过程中,原来一条直线的电源,被线路"斩"成了一块一块的脉冲。
2、...
分类：
其他好文 时间：
2015-08-20 01:35:02
阅读次数：
227
1、什么是同步逻辑和异步逻辑,同步电路和异步电路的区别是什么？ 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 电路设计可分类为同步电路和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和 “完成”信号使...
分类：
其他好文 时间：
2015-08-17 18:51:45
阅读次数：
126
数字电路就是开关电路；器件工作状态：不是导通就是截止，一般信号电平只管高、低。高为“1”，低电平为“0”；工作状态是脉冲电量。而模拟电路是放大电路，丝毫变化都要计较、考虑；是连续变化的电量。仅从电路图不好说，要根据电路和元器件参数计算，才能知道它的工作状态是饱和导通还是截止？当然对于专业人员来说，这...
分类：
其他好文 时间：
2015-08-13 21:56:10
阅读次数：
258
在实际项目中，我们经常会需要使用到缓存。一般来说，缓存介质是内存；而常见的DB将数据存储在硬盘中的；缓存读取是电脉冲，而硬盘读取是机械地读取转动的硬盘，速度差异是上百倍的。所以往往可以通过缓存，对经常用到的数据进行访问，以提高速度。
创建缓存实际上就是针对两个对象，1. Cache对象，即一个缓存对象；2. CacheManager对象，即一个管理不同缓存的对象，其核心实际上就是...
分类：
编程语言 时间：
2015-08-13 18:04:42
阅读次数：
127
I2S音频通信协议I2S有3个主要信号：1.串行时钟SCLK，也叫位时钟（BCLK），即对应数字音频的每一位数据，SCLK都有1个脉冲。SCLK的频率=2×采样频率×采样位数2.帧时钟LRCK，用于切换左右声道的数据。LRCK为“1”表示正在传输的是左声道的数据，为“0”则表示正在传输的是右声道的数...
分类：
其他好文 时间：
2015-08-12 18:27:08
阅读次数：
1308
PWM的全称为Pulse-Width Modulation(脉冲宽度调制），即调节脉冲的占空比。当输出的脉冲频率一定时，输出的脉冲占空比越大，相当于输出的有效电平越大，这样也就简单实现了由FPGA来控制模拟量。 设计原理框图： 按键消抖，首先采用状态机实现，用状态机做键盘消抖，很好用，不必等待延时，...
分类：
其他好文 时间：
2015-08-12 16:29:28
阅读次数：
136
try { if (this.serialPort1.IsOpen) { Thread.Sleep(300); int num = port1.BytesToRead;...
分类：
其他好文 时间：
2015-08-11 13:39:16
阅读次数：
214
半整数分频器:计数器是通过上升沿触发，故在计数为N-1时对计数触发进行翻转，时钟的下降沿变为上升沿，因此计数值为0，所以每产生n+0.5分频时钟的周期，触发时钟都要翻转一次。如图所示，采用异或门和2分频模块设计脉冲扣除电路，脉冲扣除是输入频率和2分频输出相异或的结果。 module fenpin(c...
分类：
其他好文 时间：
2015-08-04 22:30:44
阅读次数：
597
在一个数字系统中往往需要多种频率的时钟脉冲作为驱动源，这样就需要对FPGA的系统时钟（频率太高）进行分频。分频器主要分为奇数分频，偶数分频，半整数分频和小数分频，在对时钟要求不是很严格的FPGA系统中，分频器通常都是通过计数器的循环来实现的。 偶数分频：假设为N分频，由待分频的时钟触发计数器计数，当...
分类：
其他好文 时间：
2015-08-04 00:17:17
阅读次数：
925
时间的单位可以从极小到极大，下面的描述是想传达一种超大时间跨度的感受。一渺秒（十亿分之一秒的十亿分之一）科学家是用渺秒来对瞬时事件进行计时的。研究人员已经用稳定的高速激光产生了仅持续250渺秒的光脉冲。尽管这一时间间隔短得无法想像，但是和普朗克常数相比还是很长的。普朗克常数大约为10-43渺秒，被认...
分类：
其他好文 时间：
2015-08-01 17:17:29
阅读次数：
1052
