zynq-MIO 本教程不是商业教程，只是自己学习时，希望记录下来，可以反复查看学习，以免忘记。 此次是希望IO输出高电平，点亮LED灯 工程还用之前上一节创建的工程，可以新建个文件夹，把工程拷贝过来。 打开工程，打开原理图 设置MIO输出 引脚约束，有两种方法，一种是新建xdc文件，自己写引脚约束 ...
分类：
其他好文 时间：
2019-02-13 10:52:21
阅读次数：
454
动态部分重配置技术 DPR(Dynamic Partial Reconfiguration)可以使得PL的一个部分或几个部分在运行时刻被完全地重新配置。这些部分需要被指定为可重配置分区(Reconfigurable Partition,RP),并且在PL的其他部分还继续工作的时候，RP的功能可以被完 ...
分类：
其他好文 时间：
2019-02-01 19:53:56
阅读次数：
243
前言 Zynq启动流程和ARM处理器类似，PS部分是启动和配置过程的主设备，系统上电复位后会读取设备模式引脚来决定从什么设备启动芯片。如下表Boot Devices条目所示，其中黄色代表该条目下的默认设置，比如Boot Devices默认设置是SD Card，默认从SD卡启动芯片 文档 http:/ ...
分类：
其他好文 时间：
2019-01-30 16:00:20
阅读次数：
162
实验平台：Vivado 2015 开发板：Xilinx ZYNQ-7020 内容：创建和封装用户IP核流程 第一步：打开Vivado 2015，新建工程。 第二步：更改工程名和存放路径，点击下一步。 第三步：选择RTL工程，点击下一步。 第四步：点击创建文件，输入IP核名称（自定义），点击OK。 点 ...
分类：
其他好文 时间：
2019-01-28 00:52:31
阅读次数：
184
常用操作： 利用移位代替乘/除2的操作，利用移位加法代替乘法； 使用合适的变量类型：处理器字长为32bits，所以使用8bits、16bits数据类型会增加处理难度； inline函数主要节省了调用函数所占用的时间，如果想要在a.c里调用b.c里定义的inline函数需要做特殊处理 避免循环： 频繁 ...
分类：
其他好文 时间：
2019-01-20 13:57:07
阅读次数：
146
学习资料下载地址：http://www.edawiki.com 开篇体会; Xilinx的ZYNQ系列FPGA是二种看上去对立面的思想的融合，ARM处理器的串行执行+FPGA的并行执行，着力于解决大数据处理、人工智能等复杂高性能算法处理。 新的设计工具的推出，vivado HLS，更加注重嵌入式系统 ...
分类：
其他好文 时间：
2019-01-10 19:32:48
阅读次数：
204
2010年4月硅谷举行的嵌入式系统大会上，赛灵思发布了可扩展处理平台的架构详情，这款基于无处不在的ARM处理器的SoC可满足复杂嵌入式系统的高性能、低功耗和多核处理能力要求。赛灵思可扩展处理平台芯片硬件的核心本质就是将通用基础双ARMCortex-A9MPCore处理器系统作为“主系统”，结合低功耗 ...
分类：
其他好文 时间：
2019-01-08 21:16:52
阅读次数：
304
Shared Peripheral Interrupts (SPI) SPI 可以接收来自PL的中断，这里使用PL模块 AXI Timer 的中断模式，并连接到CPU。 AXI TIMER 定时器，内部有两个完全相同的TIMER模块。 特性： 在手册里可以找到详细的参数和寄存器信息。 硬件系统 需要 ...
分类：
其他好文 时间：
2018-11-27 16:47:30
阅读次数：
322
[TOC] OTFAD（On the fly decryption）是针对QSPI flash的一个解密模块。板子上电后，OTFAD自动解密。 OTFAD的加密使用SB命令完成，SB的操作请参见博客RT600之SB。 OTFAD支持PUF跟OTP key两套解密操作。 加密过程： OTFAD kek ...
分类：
其他好文 时间：
2018-11-07 20:05:57
阅读次数：
406
DMA环路测试 vivadoblock zynq7 + dma +fifo sdk 中可以导入 demo demo 中 默认都是 一个字节8bit数据 的测试程序。 如果是其他长度的数据，不仅要修改数据长度 u16 *TxBufferPtr; u16 *RxBufferPtr; u16 Value; ...
分类：
其他好文 时间：
2018-10-19 14:20:27
阅读次数：
871
