简介： exti--外部中断/事件控制器，控制器由20个边沿检测器组成，每个检测器都连接了所有端口对应引脚，每个输入线都可以独立的配置输入类型可触发事件（上升沿/下降沿/双边沿触发）。 功能框图; 图中黄色部分表示每个寄存器都有20个输入线与之相对应 如：中断屏蔽寄存器 寄存器中有20个外部输入线的 ...
分类：
其他好文 时间：
2020-06-02 11:28:07
阅读次数：
67
我们先看看普通的收发电路。普通的485电路，除了“用RXD连接485芯片的RO引脚、用TXD连接485芯片的DI引脚”，还会用一个单片机的普通IO引脚连接到RE、DE引脚上。当单片机要发送数据的时候，控制PA8为高电平，数据通过TXD发送出去。当单片机要接收数据的时候，控制PA8为低电平，数据通过R ...
分类：
其他好文 时间：
2020-05-30 12:49:27
阅读次数：
349
通过前面的例子我们知道，输入/输出端口（即I/O口）是LPC824所能依赖进行控制的唯一通道，如果把芯片的CPU内核比作人的大脑，那芯片的I/O口就相当于人的五官和四肢，负责信息的获取和动作的执行，如果芯片没有I/O口那CPU本身会变得毫无意义，因此很有必要了解它们的内部结构及其详细配置。LPC82 ...
分类：
其他好文 时间：
2020-05-28 23:19:28
阅读次数：
92
特点： ·输入电压低至 2.4V左右 ·压差为400mV @ 2A ·从0.5V可调输出 ·过流和过温保护 ·使能引脚 ·在关机 0μA静态电流 ·整个工业温度范围内 ·采用SOIC - 8 - EDP无铅封装，完全WEEE ·并符合RoHS标准 描述： 在SC42 ·5H是一种高性能的正电压稳压荡 ...
分类：
其他好文 时间：
2020-05-28 16:19:21
阅读次数：
63
一． 实验目的 了解TTL门电路的外观封装、引脚分布和使用方法。 掌握数字电路试验台、万用表和示波器的使用方法。 掌握TTL与门、或非门和异或门的逻辑功能。 认识门电路对信号的控制作用。 二．实验内容 1.原始数据 表1 74LS08的测试表格 输入端 输出端 K1 K2 L1 0 0 0 0 1 ...
分类：
其他好文 时间：
2020-05-26 01:31:28
阅读次数：
621
1.控制继电器输出高低电平,检测继电器引脚输出高低电平状态 module(...,package.seeall) --固定写法,具体百度lua文件加载(初学者不需要考虑,直接写上这句话即可),这些只是规定的语法而已 require"pins" --加载官方提供的pins文件 --DEMO1 控制继电 ...
分类：
其他好文 时间：
2020-05-24 09:24:46
阅读次数：
65
想在一个六位的共阳极数码管上面显示数字，从000000依次显示到FFFFFF。 本次实战采用六位数码管，下面简单介绍一下共阳极数码管： 由图可知共阳极数码管由七段码abcdefg和一个小数点组成，并且引脚共同连接电压。也正是从这个内部结构可以知道，要想发光二极管点亮，那么引脚另外一端必须是低电平。 ...
分类：
其他好文 时间：
2020-05-22 21:34:00
阅读次数：
84
在调试一个新板子的时候，串口调试从来都是放在前面的，而由于是一个新板子，电路图也是新的，因此有时候不知道串口线结对了没有，这个时候可能会对照PCB和原理图去看一下，但有时候看的人会很迷糊，因为不同的人使用的引脚名称和信号名称不一样，尤其是RXD和TXD不知道是交叉还是不交叉，然后人就晕了。我也是记性 ...
分类：
其他好文 时间：
2020-05-16 18:29:12
阅读次数：
76
ZYNQ的自定义IP 1、实验原理 在vivado中可以将自己写的verilog模块封装成IP核，并入bd设计，有效地提高了PS到PL的设计内联能力。同时，这部分的学习可以将verilog的基础知识转移到嵌入式设计中。所以，这是一个基本的能力。 2、实验操作 一、创建工程 这一步根据自己的开发板选型 ...
分类：
其他好文 时间：
2020-05-14 13:28:00
阅读次数：
93
Quartus16.0 最近由于使用MAX10开发，需要检查10M25DCF484I7G和10M40DCF484I7G封装是否兼容，请教FAE后总结如下： 1. 设置Migration Devices型号：依次点击Assignment->Devices->Migration Devices，选择需要 ...
分类：
其他好文 时间：
2020-05-13 20:24:09
阅读次数：
108
