clock gate 这个专题，比较复杂设计DC PT PR。下面仅仅从RTL行为级说明一下。
分类：
其他好文 时间：
2016-01-26 00:29:27
阅读次数：
140
作为 Synopsys FPGA 设计解决方案的一部分，Synplify FPGA 综合软件是实现高性能、高性价比的 FPGA 设计的行业标准。 其独特的行为提取综合技术 (Behavior Extracting Synthesis Technology, BEST) 在将 RTL 代码综合成特定的...
分类：
其他好文 时间：
2016-01-09 13:48:28
阅读次数：
674
Project --> Option --> Packages -->Runtime Packages --> Link with runtime packages 属性改为falseProject --> Option --> C++Linker --> Link with Dynamic RTL...
分类：
编程语言 时间：
2015-12-30 21:39:56
阅读次数：
195
代码覆盖率 代码覆盖率测试一般包括行覆盖，条件覆盖，FSM覆盖，翻转覆盖率等。在不同的代码级别有不同的覆盖率，Behavioral code包含line+condition+path(branch)+FSM；在RTL code包含line+condition+path+toggle+FSM；Gate...
分类：
其他好文 时间：
2015-12-24 07:05:02
阅读次数：
1171
属性 值 描述accesskey character 规定访问元素的键盘快捷键class classname 规定元素的类名（用于规定样式表中的类）。contenteditable true false 规定是否允许用户编辑内容dir ltr rtl 规定元素...
分类：
Web程序 时间：
2015-12-20 19:05:52
阅读次数：
187
技巧1：“新”技能 hierarchies警告寻找 在编译之后，警告中“hierarchies”这个单词大家估计都很熟悉了，一看到这个警告，基本上就是例化时出现的问题。一般例化时，要是哪个连线没引出，没接上，或者是位宽不匹配就会出这个警告。而我们一般就会定位到例化文件，或者是观察RTL视图去寻找，但...
分类：
其他好文 时间：
2015-12-17 16:13:20
阅读次数：
291
Ubuntu 14.04.3 amd64apt-get install gitapt-get install libusb-1.0-0-dev安装rtl-sdrgit clone git://git.osmocom.org/rtl-sdr.gitmkdir buildcd buildapt-get ...
分类：
其他好文 时间：
2015-12-15 00:42:22
阅读次数：
802
模拟摄像头解码模块最新测试 TVP5150模块 FPGA+SDRAM+TVP5150+VGA 实现PAL AV输入 VGA视频输出测试使用电视机顶盒的AV模拟信号输入，VGA显示器输出测试，效果如下FPGA使用verilog编程，顶层RTL视图如下module action_vip(input cl...
分类：
其他好文 时间：
2015-12-06 22:27:17
阅读次数：
282
已经好几次了，没有这个函数还是感觉很不方便，所以自己写了一个：function LastPos(strFind :string; ch: Char): integer;var i, n: integer;begin Result := -1; if strFind='' then ...
http://docwiki.embarcadero.com/RADStudio/Seattle/en/Internal_Data_Formats关于Double的RTL函数，好像就一个：TryStrToFloatfunction TryStrToFloat(const S: string; out...
分类：
其他好文 时间：
2015-11-26 06:50:42
阅读次数：
218
