情景描述： 芯片：zynq7020 问题： 设计从FPGA的U19引脚上的开发板板接收时钟输入125M，并将其送到两个MMCM。使用软件：vivado2015.4在Vivado中打开合成设计后，我得到以下Crticial警告： Failed to create I/OLOGIC Route Thro ...
分类：
其他好文 时间：
2018-11-04 16:13:59
阅读次数：
472
原文Xilinx官方文档《ug898-vivado-embedded-design》第三章 一、MicroBlaze处理器设计介绍（略） 二、创建带有MicroBlaze处理器的IP设计 使用Vivado进行MicroBlaze设计和使用ISE有很大的不同。（译者加：所以你要仔细看下面的说明） Vi ...
分类：
其他好文 时间：
2018-10-31 20:05:11
阅读次数：
198
1.在project中选择IP Catalog 在IP Catalog中选择 >Block Memory Generator >RAMs&ROMs&BRAM >Block Memory Generator 2.basic 选择Single Port ROM 3.设置PORT A的宽度和深度 4.Lo ...
分类：
其他好文 时间：
2018-10-29 19:58:09
阅读次数：
1613
在vivado 2015.4中创建microblaze软核，local memory为8KB，export到SDK后，hello_world模板中加入“xil_printf("hello world\n")”后报错，错误如下：'.stack' will not fit in region 'micr ...
分类：
其他好文 时间：
2018-10-28 11:13:56
阅读次数：
1135
ug1197-vivado-high-level-productivity vivado中如何使用自动化工具进行设计？用过的项目有AD9361提供的官方例子中，使用了自动化方式，可以借鉴。 ...
分类：
其他好文 时间：
2018-10-17 11:14:27
阅读次数：
413
Zedboard OLED Display Controller IP v1 介绍 Author:zhangxianhe 本文档提供了快速添加，连接和使用ZedboardOLED v1.0 IP内核的说明。运行在ARM处理器系统上的测试应用程序用于通过其驱动程序的功能与IP进行通信。 Vivado设 ...
分类：
其他好文 时间：
2018-10-17 00:18:32
阅读次数：
942
ilinx Vivado的使用详细介绍（3）：使用IP核 Author:zhangxianhe IP核（IP Core） IP核（IP Core） Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例 ...
分类：
其他好文 时间：
2018-10-15 20:39:56
阅读次数：
447
1. 概述 采用Xilinx HLS快速实现的部分并行，全流水的LDPC译码器。 环境：Vivado HLS 2018.2 码字：IEEE 802.16e 2/3A 算法：Min-Sum Algorithm 代码：https://github.com/cea-wind/hls_ldpc_dec/ 器 ...
分类：
其他好文 时间：
2018-10-15 12:17:19
阅读次数：
167
Vivado常见问题集锦 对于电子工程师来说，很多电路设计仿真软件都是特别大的，安装下来一般都是上G，甚至几十G，而且win7的兼容性也是最好的，不愿意升级win10是因为麻烦，而且没有必要，对于很多的设计软件来说win10还没有完全兼容，而且还不停自动更新，时间很珍贵的，谁愿意浪费大把时间搞什么兼 ...
分类：
其他好文 时间：
2018-10-14 16:46:43
阅读次数：
509
xilinx Vivado的使用详细介绍（2）：创建工程、添加文件、综合、实现、管脚约束、产生比特流文件、烧写程序、硬件验证 Author:zhangxianhe 新建工程 新建工程 打开Vivado软件，直接在欢迎界面点击Create New Project，或在开始菜单中选择File - New ...
分类：
其他好文 时间：
2018-10-14 11:21:05
阅读次数：
230
