寄存器寄存器是CPU内部用来存放数据的一些小型存储区域，用来暂时存放参与运算的数据和运算结果。其实寄存器就是一种常用的时序逻辑电路，但这种时序逻辑电路只包含存储电路。寄存器的存储电路是由锁存器或触发器构成的，因为一个锁存器或触发器能存储1位二进制数，所以由N个锁存器或触发器可以构成N位寄存器。寄存器...
分类：
其他好文 时间：
2014-07-30 00:20:12
阅读次数：
383
1、一般情况下，综合器将case语句综合成多路选择器，但也可能综合成优先级译码器。2、case语句中，如果条件列举不完全，将综合出不必要的锁存器。综合器指令：//synopsysparallel_case&//synopsysfull_case使用//synopsysparallel_case可以引...
分类：
其他好文 时间：
2014-07-22 23:09:55
阅读次数：
291
一 基本RS触发器R = S = 1真值表卡诺图方框图同步RS触发器导引门同步触发器加c = 0信号时候的情况CP = 1真值表D锁存器
分类：
其他好文 时间：
2014-06-21 17:26:54
阅读次数：
227
一
SR锁存器SR锁存器也可以用与非门构成电频触发器电路结构和工作原理触发信号称为时钟信号SR触发器基本电路结构1 了解SR触发器的组成2 clk == 0 时S
R的状态无法传输过G3 G4 CLK == 1 时S R 的状态才能够传输过去3 了解图形符号的意义4 CLK有效电频到达之前的处...
分类：
其他好文 时间：
2014-06-07 09:36:37
阅读次数：
210
verilog设计进阶
时间：2014年5月6日星期二
主要收获：
1.阻塞赋值与非阻塞赋值；
2.代码测试；
3.组合逻辑电路和时序逻辑电路。
阻塞赋值与非阻塞赋值：
1.阻塞赋值“=”（组合逻辑电路），非阻塞赋值“”（时序逻辑电路）；
2.Verilog模块编程的8个原则：
(1) 时序电路建模时，用非阻塞赋值。
(2) 锁存器电路建模时，用非阻塞赋值。
...
分类：
其他好文 时间：
2014-05-07 08:03:50
阅读次数：
317
