FPGA基础入门篇(四)——边沿检测电路 一、边沿检测 边沿检测，就是检测输入信号，或者FPGA内部逻辑信号的跳变，即上升沿或者下降沿的检测。在检测到所需要的边沿后产生一个高电平的脉冲。这在FPGA电路设计中相当的广泛。 没有复位的情况下，正常的工作流程如下： （1）D触发器经过时钟clk的触发，输 ...
分类：
其他好文 时间：
2019-06-04 19:35:50
阅读次数：
98
好了，前面的就算不懂也没关系，真正的模拟电路从这里开始。要使用二极管做电路设计，第一件事就是掌握二极管的伏安特性曲线。 1. 完整的二极管伏安特性曲线 图 1-3.01 二级管的完整伏安特性如上图所示（为表示方便，图中横坐标和纵坐标在正半轴和负半轴的尺度是不一样的），说明如下： （1） 在正偏时，当 ...
分类：
其他好文 时间：
2019-05-11 21:09:22
阅读次数：
233
分享一下我老师大神的人工智能教程吧。零基础！通俗易懂！风趣幽默！还带黄段子！希望你也加入到我们人工智能的队伍中来！http://www.captainbed.net 一、1. 线形光耦介绍 光隔离是一种很常用的信号隔离形式。常用光耦器件及其外围电路组成。由于光耦电路简单，在数字隔离电路或数据传输电路 ...
分类：
其他好文 时间：
2019-03-09 10:28:28
阅读次数：
229
数字集成电路设计经验技巧分享废话不多说，直接贴出电路及电路设计经验技巧大合集84个资料的文件列表，太多了，只显示一部分吧，有需要的朋友可以到闯客网技术论坛下载，同时可以加入我们的技术交流裙：613377058，无偿共享，在线解答各种技术问题。资料链接：https://bbs.usoftchina.com/thread-206874-1-1.html文件列表：BUCKBOOST电路原理分析.docx
分类：
其他好文 时间：
2019-01-17 19:54:07
阅读次数：
197
随着信息技术的发展，对于一个工程师高频电路板设计布线技巧十规则？在确定pcb电路板时需要提前对其进行打样，以确定是否符合要求，那么捷配pcb打样时应该注意些什么呢，下面捷配小编就来为大家进行介绍。如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说1/3），通常就称为高频电路。高频电路设计是一个非常复杂的设计过程，其布线对整
分类：
其他好文 时间：
2019-01-04 12:35:03
阅读次数：
136
总结：电路及电路设计经验技巧电路及电路设计经验技巧大合集，全部是文档文件，来看看有没有你需要的资料？,把好几个压缩包的文件名称给copy下来了，压缩得有点大，文件都放在闯客网技术论坛上了，需要哪个资料的，自行下载吧，同时献上我们的交流群：813238832资料链接：https://bbs.usoftchina.com/thread-206874-1-1.html文件列表：BUCKBOOST电路原理
分类：
其他好文 时间：
2019-01-02 19:25:59
阅读次数：
171
总结：电路及电路设计经验技巧电路及电路设计经验技巧大合集，全部是文档文件，来看看有没有你需要的资料？,把好几个压缩包的文件名称给copy下来了，压缩得有点大，文件都放在闯客网技术论坛上了，需要哪个资料的，自行下载吧，同时献上我们的交流群：813238832资料链接：https://bbs.usoftchina.com/thread-206874-1-1.html文件列表：BUCKBOOST电路原理
分类：
其他好文 时间：
2019-01-02 19:25:19
阅读次数：
205
当我们还是学生的时候，不论从做题还是原理分析上,通常会重点学习NPN和PNP三极管的特性：静态工作特性计算、动态信号分析等等。对于MOS管，老师一般都会草草带过，没有那么深入的分析和了解，一般都会说MOS管和三极管的不同就是一个是电压控制，一个是电流控制，一个Ri大，一个Ri小等等。除了这些明显的特 ...
分类：
其他好文 时间：
2019-01-02 15:03:40
阅读次数：
222
本文转自：自己的微信公众号《集成电路设计及EDA教程》 《忆往昔--集成门控时钟技术的前世--分离门控时钟技术》 多种门控时钟实现方案： Design Compiler中已经集成了可以进行低功耗设计的Power Compiler，它有多种门控时钟实现方案（分离门控时钟、集成门控时钟、多级门控时钟、层 ...
分类：
其他好文 时间：
2018-12-12 00:17:03
阅读次数：
477
1. 应用背景 1.1 亚稳态发生原因 在FPGA系统中，如果数据传输中不满足触发器的Tsu和Th不满足，或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间（recovery time）不满足，就可能产生亚稳态，此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态，在这段时间里Q端 ...
分类：
其他好文 时间：
2018-12-08 11:21:56
阅读次数：
140
