最近在看DDR3的文档，说说对DDR3的频率的见解，其实我是想知道在DDR3的文档中，频率最低的定义是DDR3 800（其实这个频率是可以降低的，只是官方建议这个最低的值而已），我想知道这个800是怎么来的，下面的DRAM引脚名称按照DDR3 spec来写，首先我们需要明确几个频率概念：
1，核心频率Core Frequence：依照个人理解就应该是DRAM上引脚Clock（CK，CK#）上的频...
分类：
其他好文 时间：
2015-05-11 10:47:50
阅读次数：
1160
首先注意几个问题:1,SPI通信时,双方的时序(相位,极性)必须一致(看后面SPI四种时序设置)2,主机设置时钟,从机不需要设置时钟.3,时钟引脚上,在有数据传输时,才有时钟,没有数据传输时,则没有时钟经测试下面程序在msp430F149上实验成功,用于两个板子通信主机:(SPI.C)#include<msp..
分类：
其他好文 时间：
2015-05-07 12:43:42
阅读次数：
149
关于低电平有效是什么概念：
低电平有效的意思是：在引脚上施加低电平的时候，这个功能触发了（当然要把引脚功能选择为对应的功能。）
给个例子：例如74ls373的LE信号是高电平有效，加在LE上为高电平时，就可以把数据锁存，加低电平时就没有反应了。就是高电平的时候，锁存功能有效。
简单的说，低电平有效，就是施加低电平的时候，对应功能被触发（有效）。...
分类：
其他好文 时间：
2015-05-04 11:54:21
阅读次数：
153
1.TMS320F28035的引脚绝对不能输入5V的电压，当引脚内部上拉或下拉时，会产生100uA的电流，这个参数在低功耗设计中会很有用，说明上拉下拉设置是不好随便来的。所有具有输出功能的引脚，其输出缓冲器驱动能力的典型值是4mA，这样是比51或M3内核的控制器的引脚驱动能力弱很多的。
2.TMS320F28035工作电压分为两部分：3.3V的Flash电压和1.8V的内核电压。
3.在AD采...
分类：
其他好文 时间：
2015-04-29 15:11:00
阅读次数：
270
STM32的基本系统主要涉及下面几个部分： 一、电源 1）、无论是否使用模拟部分和AD部分，MCU外围出去VCC和GND，VDDA、VSSA、Vref（如果封装有该引脚）都必需要连接，不可悬空； 2）、对于每组对应的VDD和GND都应至少放置一个104的陶瓷电容用于滤波，并接该电容应放置尽量靠...
分类：
其他好文 时间：
2015-04-27 21:21:22
阅读次数：
328
额外链接：1、JLink-SWD烧写之引脚定义：http://www.openedv.com/posts/list/1747.htm------------Hayder
分类：
其他好文 时间：
2015-04-27 00:17:38
阅读次数：
1542
定义：
上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！作用：
1、 提高电压准位：a.当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于、COMS电路的最低高电平（一般为3.5V）， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。b.OC门电路必须加上拉电阻，以提高输出的搞电平值。
2、 加大输出引脚的驱动能力，有...
分类：
其他好文 时间：
2015-04-21 09:51:28
阅读次数：
158
目录1）功能概述2）引脚连接3）框架介绍4）模块说明5）复用规则6）工程链接1）功能概述 名称：独立按键控制直流电机调速 内容：对应的电机接口需用杜邦线连接到uln2003电机控制端; 使用5V-12V 小功率电机皆可 2个按键分别加速和减速; 采用8个8段数码管的后两位显示0~...
分类：
其他好文 时间：
2015-04-21 00:20:31
阅读次数：
234
负的信号电压，无信号为5V，有信号时0V我用的这款引脚是DATA，GND，VCC
分类：
其他好文 时间：
2015-04-20 16:14:03
阅读次数：
118
今天做了想用下板子，却发现板子和USB转串口线都是母口，无耐只能自己用线将对应的管脚连起来。结果测试的时候发现，板子能发不能收。将板子串口的23连起来，回环正常。电脑USB转串口线上的23连起来也回环正常。怀疑是不是因为电平的关系，最后将引脚5连起来，果然收发正常。RS-232C接口定义(9芯)针脚...
分类：
其他好文 时间：
2015-04-18 21:47:06
阅读次数：
128
