作者：桂。 时间：2018-02-08 09:37:35 链接：http://www.cnblogs.com/xingshansi/p/8430247.html 前言 本文主要是Xilinx V7系列的零碎记录，以便查阅。 一、器件资料 主要参考《Xilinx新一代FPGA设计套件VIVADO应用指 ...
分类：
其他好文 时间：
2018-02-08 12:17:29
阅读次数：
191
作者：桂。 时间：2018-02-05 20:50:54 链接：http://www.cnblogs.com/xingshansi/p/8419452.html 一、仿真思路 设计低通滤波器（5阶，6个系数），滤波器特性： 借助低通滤波器对信号进行滤波： 二、VIVADO仿真 首先利用MATLAB生 ...
分类：
其他好文 时间：
2018-02-05 23:20:15
阅读次数：
217
使用Vivado2017.3自定义IP Core。通常情况下，我们做设计采用模块化设计，对于已经设计好的一部分模块功能，就可以直接拿来调用，IP Core就是这样来的，一般来说我们看不到IP Core的源码，这也是Xilinx为了保护作者知识产权，对IP Core进行加密。对我们开发者而言，我们也可 ...
分类：
其他好文 时间：
2018-01-28 13:52:40
阅读次数：
735
` ` 1. malloc 此句为分配numOfParameters个float型变量。 函数原型是 但是void型不能赋值给float/int，因此要用(float )强制转换。 sizeof(float)为float型变量的字节。 2. ``std::vector test_images;`` ...
分类：
编程语言 时间：
2018-01-21 11:12:06
阅读次数：
1181
本次介绍用Vivado构建Zedboard开发板的硬件平台+SDK开发应用程序（Zedboard裸机开发） ...
分类：
数据库 时间：
2018-01-18 16:56:37
阅读次数：
3703
1、搭建vivado工程。 用户自建一个AXI接口，配置成AXI4、Full、Master类型。输入信号m00_axi_int_axi_txn控制内部开始数据传输。 通过axi_smc或者axi_interconnect跟PS_HP接口对接，可以实现N-1或1-N。 PS核部分配置出HP0接口，以及 ...
分类：
其他好文 时间：
2018-01-15 18:45:41
阅读次数：
3186
安装modelsim 下载链接：http://pan.baidu.com/s/1i4vHDbR 密码：dksy 1.运行modelsim-win64-10.4-se.exe，安装软件； 注意事项：安装路径可自行设置，但不要出现汉字，（本例：D:\work\modelsim）2.安装过程中一直选择ye ...
分类：
其他好文 时间：
2018-01-11 15:31:14
阅读次数：
502
用vivado创建new AXI4 IP，配置：AXI4-Full，Master。分析内部关于AXI4接口自动产生的代码。 在 M_AXI_ACLK 同步时钟下，抓取 INIT_AXI_TXN 由低变高，让 init_txn_pulse 产生个pulse信号。 输入信号 INIT_AXI_TXN 是 ...
分类：
其他好文 时间：
2018-01-10 18:47:23
阅读次数：
3214
SDK 2017.1/.2 - ld.exe: cannot find -lrsa When importing a new HDF file into the SDK or after a clean of the BSP, the compilation process of some appl ...
分类：
其他好文 时间：
2018-01-09 16:57:43
阅读次数：
237
由 judyzhong 于 星期五, 09/08/2017 - 14:58 发表 概述 Vivado在设计时可以感觉到一种趋势，它鼓励用IP核的方式进行设计。“IP Integrator”提供了原理图设计的方式，只需要在其中调用设计好的IP核连线。IP核一部分来自于Xilinx官方IP；一部分来自于 ...
分类：
其他好文 时间：
2018-01-08 12:14:28
阅读次数：
201
