1.找到桌面图标右键属性，点击打开文件位置 1. 2找到vivado.exe，重命名为vivado.exe.backup. 3.找到vivado-vg.exe复制一分重命名为vivado.exe 效果图，ok 接下来打开桌面图标就可以了 ...
概述 Vivado在设计时可以感觉到一种趋势，它鼓励用IP核的方式进行设计。“IP Integrator”提供了原理图设计的方式，只需要在其中调用设计好的IP核连线。IP核一部分来自于Xilinx官方IP；一部分来自于第三方IP，其中有的是在网络上开源的；另一部分就是自己设计的IP。有时候我们需要把 ...
分类：
其他好文 时间：
2017-12-04 17:39:58
阅读次数：
263
前言：之前笔者的试用博文提到安富利这块板子非常适合MicroBlaze开发，同时网上关于MicroBlaze的资料非常少（或含糊不清），没有一篇能完整介绍VIVADO SDK的设计流程，所以笔者带来这篇博文以供参考。 实验平台：Avnet-Artix-7 50T 开发套件/其它硬件也可以EDK：Vi ...
分类：
其他好文 时间：
2017-11-10 15:06:10
阅读次数：
219
Vivado约束文件（XDC）的探究(2) ...
分类：
其他好文 时间：
2017-11-09 19:46:21
阅读次数：
137
Vivado约束文件（XDC）的探究(1) 工程建好之后会出现xdc文件： 注意：active 和 target 生成的约束文件如下： ...
分类：
其他好文 时间：
2017-11-09 18:44:12
阅读次数：
232
1、菜单选择 Tools -> Create and Package New IP；然后package指定目录； 2、指定目录（专门建个层次目录放自己的ip） 为了将各类文件分开，在ip目录下又建个src文件夹，专门放.v文件。（注意刚开始_TB文件不要放进来，否则就把这个识别成top文件了） 3、 ...
分类：
其他好文 时间：
2017-11-08 13:22:18
阅读次数：
408
1、使用FPGA做为外部控制器的总线译码时，将总线时钟接在全局时钟脚上（MRCC）,就算接在了局部时钟（SRCC）上，也要通过BUFG转为全局时钟走线，否则会因为local clk到各部分的时延较大引起各种问题（时序不稳、观测信号无法正常加载等，血泪教训！） 2、VIO使用时要注意IO及信号走向要在 ...
分类：
其他好文 时间：
2017-11-05 22:25:33
阅读次数：
274
Sublime Text 2 和 Verilog HDL Date Fri 04 July 2014 Tags Sublime Text / Vivado Sublime Text 代码编辑器之于程序员，就如同剑之于战士。程序员关于代码编辑器的争论从来就没有停止过，每个程序员都有自己熟悉的编辑器，他 ...
分类：
其他好文 时间：
2017-09-26 14:58:10
阅读次数：
464
1、建立vivado工程； 2、生成.hdf文件; 3、启动petalinux source petalinux安装路径/settings.sh 4、建立petalinux工程 petalinux-create --type project --template zynq --name test 5 ...
分类：
数据库 时间：
2017-09-17 22:08:59
阅读次数：
514
4. Vivado的外部时钟输入问题 在使用basys3进行摄像头配置的时候出现了如下问题，最后经上网查阅资料最后得以解决，出现这个问题的原因是，遇到上面的问题是因为我们将外部输入的一个时钟管脚 OV7670_PCLK(摄像头输出给FPGA的像素时钟)分配到了一个普通的IO口上面，如果是用一个专用的 ...
分类：
其他好文 时间：
2017-09-15 10:01:02
阅读次数：
273
