自动生成Tcl文件
Project -> Generate Tcl File for Project...
弹出如下对话框，设置脚本路径。
编辑引脚
使用set_location_assignment分配管脚如下：
第一次配制时，没有set_location_assignment语句，自已在set_global_assignment语句下一行添加即可。
...
分类：
其他好文 时间：
2014-06-15 08:49:23
阅读次数：
229
说明
本文基于FPGA和CPLD器件，采用非流水线和流水线技术实现8位加法器，并对比其Quartus II仿真结果和波形时序。 器件选择：
Stratix：EP1S40F1020C5(FPGA) MAX7000S：EPM7064SLC44-5(CPLD)实验一 FPGA实现8位加法器 程序...
分类：
其他好文 时间：
2014-06-13 20:12:24
阅读次数：
572
DIP中文解释：双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。DIP是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。
PLCC中文解释:外形呈正方形，32脚封装，四周都有管脚，外形尺寸比DIP封装小得多。PLCC封装适合用SMT表面安装技术在...
分类：
其他好文 时间：
2014-06-13 17:46:35
阅读次数：
436
1. 资源共享的应用限制在同一个module里 这样 综合工具才能最大限度地发挥其资源共 享综合作用
2. 尽可能将Critical path上所有相关逻辑放在同一个module里 这样 综合工具能够发挥其 最佳综合效果 3. Critical path
所在的module与其它module分别综合...
分类：
其他好文 时间：
2014-06-12 16:10:24
阅读次数：
227
一、FPGA与CPLD的基本概念 1.CPLD
CPLD主要是由可编程逻辑宏单元（LMC，Logic Macro
Cell）围绕中心的可编程互连矩阵单元组成，其中LMC逻辑结构较复杂，并具有复杂的I/O单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。由于
CPLD内部采用固定长度的...
分类：
其他好文 时间：
2014-06-11 12:25:07
阅读次数：
222
DQM就是掩码控制位.在sdram中,每个DQM控制8bit
Data在读操作的时候没什么大的影响,比如你读32位的sdram module,
但你只要其中低8bit的数据,没有关系,只要读出32bit数据,再在软件里将高24位bit和0"与"就可以了,有没有DQM关系不大.但在执行写操作时,如.....
分类：
其他好文 时间：
2014-06-11 09:02:20
阅读次数：
289
【黑金原创教程】【FPGA那些事儿-驱动篇I 】实验三：按键模块② — 点击与长点击
分类：
其他好文 时间：
2014-06-09 19:27:21
阅读次数：
202
转载自：http://emuch.net/html/200608/298183.html1.
OPENCORES.ORG这里提供非常多，非常好的PLD了内核，8051内核就可以在里面找到。进入后，选择project或者由http//www.opencores.org/browse.cgi/by_ca...
分类：
其他好文 时间：
2014-06-09 14:14:35
阅读次数：
345
