关于VCC、VDD、VSS、GND的术语解释VCC：C=circuit表示电路的意思,即接入电路的电压；VDD：D=device表示器件的意思,即器件内部的工作电压；VSS：S=series表示公共连接的意思，通常指电路公共接地端电压。GND：在电路里常被定为电压参考基点。1、对于数字电路来说，VC...
分类：
其他好文 时间：
2014-12-12 11:20:47
阅读次数：
151
一、I/O接口强推挽输出二、PCB布线1、输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离；两相邻层的布线要互相垂直，平行容易产生寄生耦合。2、地线＞电源线＞信号线，通常信号线宽为：8mil～12mil；电源线为50mil～100mil。对数字电路的PCB可用宽的地导线组成一...
分类：
其他好文 时间：
2014-12-02 22:02:04
阅读次数：
334
作者：Andrew Huangbluedrum@163.com驱动数字电路运转是的时钟信号，时序电路都需要一个外部时钟信号来驱动，完成计时，同步,计数,时序控制等各种功能。象CPU也是用时序信号驱动来完成各种运算的，而且象ARM带的模块绝大部分与时序都有关，因此理解时钟信号对于底层编程非常重要。一....
分类：
其他好文 时间：
2014-11-27 12:08:31
阅读次数：
262
流输出拉即泄，主动输出电流，从输出口输出电流；灌即充，被动输入电流，从输出端口流入；吸则是主动吸入电流，从输入端口流入。吸电流和灌电流就是从芯片外电路通过引脚流入芯片内的电流；区别在于吸收电流是主动的，从芯片输入端流入的叫吸收电流。灌入电流是被动的，从输出端流入的叫灌入电流；拉电流是数字电路输出高电...
分类：
其他好文 时间：
2014-11-23 22:56:04
阅读次数：
177
首先：建立时间和保持时间都是器件要求的特性。其中建立时间是器件输入端在时钟信号有效沿到来前，要求输入信号稳定不变的时间。保持时间是器件输入端要求输入信号在时钟信号有效沿到来后保持稳定不变的时间。如果输入信号不满足建立时间和保持时间的要求，就可能导致数据锁存错误。延迟时间是器件本身或布线的物理特性，其...
分类：
其他好文 时间：
2014-11-18 17:21:22
阅读次数：
377
由代码可知：此边沿检测电路是由两个触发器级联而成，sign_c_r 输出是sign_c_r2的输入。并且有异步复位端没有使能端。最后输出：由触发器的输出取反和直接输出相与。如下的RTL图。
分类：
其他好文 时间：
2014-11-12 22:35:44
阅读次数：
221
随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，此外还具有对离散样值的实时处理能力，已成...
分类：
其他好文 时间：
2014-11-06 12:30:16
阅读次数：
1655
可能您的专业并不完全符合本试题所涉及的领域。因此，并非所有的问题都需要回答，您可以只回答你所熟悉和能够回答的问题。允许参考任意的资料，但请独立完成此试题，我们更欣赏您独立的思考和创新的精神。本试题并非我们录用或者不录用您的惟一依据。应聘高级硬件开发人员者请回答这部分问题。1．下面是一些基本的数字电路...
分类：
其他好文 时间：
2014-11-05 16:35:20
阅读次数：
259
[转]亚稳态分析发布时间：2011-05-12 19:56:15技术类别：CPLD/FPGA1，简介 这篇文章是我对电子设计中，亚稳态问题的一种分析和总结。文章通过对数字电路中器件的工作机制的介绍，引出亚稳态问题的发生机制。并通过对亚稳态问题发生机制的探讨，用以得到一种能够清楚地，有的放矢地解决亚稳...
分类：
其他好文 时间：
2014-10-25 17:06:31
阅读次数：
403
软考中涉及到很多码，比如原码，反码，补码，移码。。。。。还是先来看张整体图吧。
首先是原，反，补，这三个要分正负；接着是移码，可以根据补码求。最后是处理小数的表示问题，和浮点数取代定点数表示小数的方法。
这些东西在硬件的学习中属于数字电路那部分的基础知识，因为计算机还是用来编码和解码的东西...
分类：
其他好文 时间：
2014-10-23 20:48:21
阅读次数：
228
