有了前面的一堆铺垫。现在终于开始正式准备读写DDR了，开发环境：VIVADO2014.2 + SDK。 一、首先要想在PL端通过AXI去控制DDR，我们必须要有一个AXI master，由于是测试，就不自己写了，直接用package IP生成，方法如下： 1.选择package IP工具 2.创建新 ...
分类：
数据库 时间：
2016-07-20 19:32:46
阅读次数：
3076
虽然Xilinx已经将和AXI时序有关的细节都封装起来，给出了官方IP和向导生成自定义IP，用户只需要关注自己的逻辑实现，但是还是有必要简单了解一下AXI的时序，毕竟咱是做硬件设计的。 AXI（Advanced eXtensible Interface）是一种总线协议，该协议是ARM公司提出的AMB ...
分类：
数据库 时间：
2016-07-16 22:38:27
阅读次数：
887
看了一段时间的DDR手册，感觉大体有一点了解了，想要实际上板调试，然而实验室可用的开发板不多，拿了一块zynq板看了看，DDR确实有，但是已经集成了控制器，而且控制器还放到了PS端，PL只能通过AXI接口访问。 无奈另外两块开发板也这样，索性就用AXI去控制吧，正好还能再复习一遍AXI。 先简单介绍 ...
分类：
数据库 时间：
2016-07-15 13:07:04
阅读次数：
2972
这两天正在学习FPGA如何控制DDR3的读写，找到一篇个人感觉比较有意义的文章，可以对DDR的内部结构有一个初步的了解。原文出处：http://blog.chinaunix.net/uid-28458801-id-3459509.html，感谢大神的付出。 首先，我们先了解一下内存的大体结构工作流程 ...
分类：
其他好文 时间：
2016-07-06 13:04:15
阅读次数：
154
6410所使用的内存为DDR 210使用的是DDR2 2440使用的是SDRAM,关于他们之间的区别，我在以前的文章中ok6410内存及启动流程简单介绍过，有兴趣的可以看看。1. 地址空间S3C6410处理器拥32位地址总线，其寻址空间为4GB。其中高2GB为保留区，低2GB区域又可划分为两部分：主存储区和外设区。
外设区主要是与6410寄存器相关，在核心初始化—外设基地址初始化中，有说明外设...
分类：
其他好文 时间：
2016-06-29 11:24:53
阅读次数：
267
1、6410的硬件一上电就会把nandflash前8K的内容拷贝到6410片内内存来，从片内内存0地址开始运行，如果烧写到nandflash里面的程序大于8k，则拷贝到6410片内的8k程序要把nandflash大于8k的程序内容拷贝到DDR内存里面去，且当6410片内程序运行完后，跳转到DDR链接 ...
分类：
其他好文 时间：
2016-06-18 01:16:05
阅读次数：
145
要把下载到nandflash里面的程序（大于8KB的时候）拷贝到链接地址，故要初始化DDR，才能够使用DDR。 ？？？ ...
分类：
其他好文 时间：
2016-06-17 06:10:30
阅读次数：
131
灵光一现。感觉人在睡觉做梦时会出现失忆的状况，既失去原来的记忆而又被赋予了一段新的记忆。如果把人看做机器的话，把大脑的记忆看成容量很大的特制的flash（拥有DDR和ROM的双重特性）的话，感官看成传感器的话，白天人的传感器将数据分别传送到两块flash中，主cpu在白天处理一块flash，到了晚上 ...
分类：
其他好文 时间：
2016-06-06 07:57:54
阅读次数：
194
今天在给客户用modelsim全自动化仿真化仿真DDR SDRAM Controller的时候，报了如下图的错误。我开始的时候怀疑是不是lattice的软件太垃圾，又出现奇奇怪怪的问题了。折腾了一宿，发现我错怪了lattice，其实是modelsim的问题。我用的是modelsim10.2，报错来的 ...
分类：
其他好文 时间：
2016-06-06 00:58:10
阅读次数：
201
一 ， 7series clock 二， SDRAM comtroller （DDR） 4、熟悉DDR2/3协议或Ethernet相关协议，并有实际项目经验者优先； 三，AXI bus(AMBA) 四， vivado,quartus 五，熟悉部分下述IP：CPU/DSP，AMBA，Video, 并行 ...
分类：
其他好文 时间：
2016-05-28 21:52:23
阅读次数：
156
