1、任何一段互连线，无论线长和形状如何，也不论信号的上升时间如何，都是一个由信号路径和返回路径构成的传输线。一个信号在沿着传输线前进的每一步中，都会感到一个瞬态阻抗。如何瞬态阻抗为常数，就像像传输线具有均匀的截面积一样，则其信号质量有奇迹般的改善。 2、把“接地”这一个术语忘掉，因为它造成的问题比它
分类：
其他好文 时间：
2016-02-21 11:39:51
阅读次数：
147
1、单一网络的信号质量：在信号路径或返回路径上由于阻抗突变而引起的反射与失真。 2、多网络间的串扰：理想回路和非理想回路耦合的互电容、互电感 3、电源分配系统（PDS）中的轨道塌陷：在电源/地网络中的阻抗压降 4、来自元件或系统的电磁干扰
分类：
其他好文 时间：
2016-02-21 11:36:09
阅读次数：
136
空间 5、为了发现、修正和防止信号完整性问题，必须将物理设计转化为等效的电路模型并这个模型来仿真出波形，以便在制造出产品之前预测器性能。 6、使用三种级别的分析累计算电气效应——经验法则，解析近视和数值仿真工具，这些分析都可以应用于建模和仿真。 7、测量无源器件的和互连线的电气性能的仪器一般有三种：
分类：
其他好文 时间：
2016-02-21 11:33:17
阅读次数：
175
信号的上升时间通常是从终值的10%~90%的时间 理想方波的频谱幅度以速率1/f下降 如果去掉方波中较高的频率分量，上升时间久会增加 信号的带宽是0.35/（信号的上升时间） 只要减小信号带宽，上升时间就会增加 测量带宽是指具有较好测量精度时，信号的最高频率分量 模型的带宽是指模型的预测值与互连线的
分类：
其他好文 时间：
2016-02-21 11:29:22
阅读次数：
154
信号完整性仿真大多针对由芯片IO、传输线以及可能存在的接插件和分立元件所构成的信号网络系统，为了实现精确的仿真，仿真模型的精确性是首先需要保证的。一般情况下，Allegro PCB SI会执行传输线和分立元件的建模，而芯片IO和连接器的模型通常会由原厂提供。 当前业内常见的芯片IO模型有两种格式，I...
分类：
其他好文 时间：
2015-11-05 00:21:17
阅读次数：
350
献给那些刚开始或即将开始设计硬件电路的人。时光飞逝，离俺最初画第一块电路已有3年。刚刚开始接触电路板的时候，与你一样，俺充满了疑惑同时又带着些兴奋。在网上许多关于硬件电路的经验、知识让人目不暇接。像信号完整性，EMI，PS设计准会把你搞晕。别急，一切要慢慢来。1）总体思路。设计硬件电路，大的框架和架...
分类：
其他好文 时间：
2015-05-12 22:56:06
阅读次数：
212
在DDR的PCB设计中，一般需要考虑等长和拓扑结构。等长比较好处理，给出一定的等长精度通常是PCB设计师是能够完成的。但对于不同的速率的DDR，选择合适的拓扑结构非常关键，在DDR布线中经常使用的T型拓扑结构和菊花链拓扑结构，下面主要介绍这两种拓扑结构的区别和注意要点。
T型拓扑结构，也称为星型拓扑结构，其结构如图一所示。星型拓扑结构每个分支的接收端负载和走线长度尽量保持一致，这就保证了每个分支...
分类：
其他好文 时间：
2014-12-06 19:34:53
阅读次数：
217
在硬件设计中经常需要对频率比较高的信号进行特殊照顾，比如DDR3内存的频率经常能达到1GHz以上，PCB布线的时候通常要考虑到信号完整性的问题，做阻抗匹配和严格的拓扑结构，但实际分析信号完整性的时候，我们的研究对象是信号的上升沿时间，在数字信号中上升沿和信号频率没有必然联系，所以归根结底我们对高频信号的特殊照顾，都是从其上升沿时间的角度出发的，也就是说上升沿时间短的高速信号是我们在硬件设计中需要特...
分类：
其他好文 时间：
2014-11-23 21:42:04
阅读次数：
429
一．集成库概述 Altium Designer 采用了集成库的概念。在集成库中的元件不仅具有原理图中代表元件的符号，还集成了相应的功能模块。如Foot Print 封装，电路仿真模块，信号完整性分析模块等。（关系图如图1）集成库具有以下一些优点：集成库便于移植和共享，元件和模块之间的连接具有安全性。...
分类：
其他好文 时间：
2014-10-13 14:58:19
阅读次数：
361
来至Altera公司的高速PCB布线指南，该文档言简意赅，深入浅出，对于日常高速PCB布局布线中经常碰到的一些问题进行了解析。例如：板材的选择，介电常数及损耗因子对高速高频线路的影响，传输线，阻抗控制，传播延时，拓扑结构，端接匹配，滤波，测试点等影响高速PCB布局布线观点..
分类：
其他好文 时间：
2014-10-12 03:30:07
阅读次数：
163
