Sigrity提供了丰富的千兆比特信号与电源网络分析技术，包括面向系统、印刷电路板(PCB)和IC封装设计的独特的考虑电源影响的信号完整性分析功能。Sigrity分析技术与CadenceAllegro和OrCAD设计工具的组合将会提供全面的前端到后端的综合流程，帮助系统和半导体公司提供高性能设备..
分类：
其他好文 时间：
2014-10-11 01:45:35
阅读次数：
304
Sigrity提供了丰富的千兆比特信号与电源网络分析技术，包括面向系统、印刷电路板(PCB)和IC封装设计的独特的考虑电源影响的信号完整性分析功能。Sigrity分析技术与Cadence Allegro和OrCAD设计工具的组合将会提供全面的前端到后端的综合流程，帮助系统和半导体公司提供高性能设备，...
分类：
其他好文 时间：
2014-10-10 22:46:04
阅读次数：
385
在差分对约束的情况下对差分对进行布线，实例下载地址：http://download.csdn.net/detail/wu20093346/7747837
（1）使用Allegro PCB SI GXL打开PCI5.brd。执行Display-Ratsnest，弹出Display-Ratsnest对话框。
（2）在Select By栏选择Net，在Net Filter输入LOOP*。
...
分类：
其他好文 时间：
2014-08-15 14:46:18
阅读次数：
323
对已经完成布线的差分对进行后布线分析。
（1）执行菜单命令Analyze-Preferences，选择Interconnect Models，设置互连参数如图：
（2）单击OK，关闭对话框。
（3）打开Allegro Constraint Manager，执行Tools-Options，弹出Options窗口，按图进行设置：
（4）在Allegro Constraint M...
分类：
其他好文 时间：
2014-08-15 14:40:58
阅读次数：
364
建立差分对约束：
（1）设置差分对约束，从SigXplorer PCB SI GXL打开diff_sim.top拓扑。
（2）执行Setup-Constraints，弹出Set Topology Constraints对话框
（3）选择Diff Pair标签页，设置如图：
（4）单击OK，关闭对话框，File->Save，保存拓扑，File->Exit。
（5）应...
分类：
其他好文 时间：
2014-08-14 16:51:53
阅读次数：
269
对差分对仿真，首先要提取差分对的拓扑，然后对其进行仿真并对仿真结果进行分析。
（1）启动Allegro PCB SI GXL，打开D:\diffPair\PCI4.brd。
（2）执行Analyze->Preferences，弹出Analysis Preferences对话框。
（3）在InterconnectModels标签页设置Percent Manhattan为100，Defa...
分类：
其他好文 时间：
2014-08-14 10:50:28
阅读次数：
275
在Layout cross-section中设置正在使用的差分对的差分阻抗为100欧，打开D:\diffPair\PCI2.brd。
（1）执行Setup->Cross-Section，弹出Layout Cross Section，在右下角选中Show Single Impedance，如图，Top层的阻抗为65.762欧：
（2）单击Top前的“2”，单击右键，选择Add Layer...
分类：
其他好文 时间：
2014-08-13 14:57:06
阅读次数：
259
对差分对进行仿真，首先需要建立差分对并对其进行设置，然后提取差分对的拓扑并对其进行仿真和分析，根据分析结果建立差分对约束并对其进行差分对布线，最后对差分对进行后布线分析检验是否满足设计要求。实例下载地址：
手工建立差分对
（1）启动Allegro，打开D:\diffPair\PCI1.brd。
（2）执行Logic->Assign Differential Pair,弹出A...
分类：
其他好文 时间：
2014-08-13 13:03:08
阅读次数：
228
Exceed 7.1+ 3D 7.1(安装Sysnoise v5.6安装先必须安装这个软件)Amira41Amira--生物医学软件Win64\Amira41生物医学软件-Win32VC7\Apsim_2003(高精度信号完整性分析软件)\Autodesk.AutoCAD 2002 英文版\Auto...
分类：
其他好文 时间：
2014-08-08 15:22:29
阅读次数：
613
随着芯片的集成度越来越高，生产工艺的改善及成本压力的增加，芯片厂商在生产芯片时，芯片的沟道越来越短。这造成了即使频率很低的信号，其上升下降时间会非常的小，在板级设计时，如果设计不合理，信号的过冲及振荡现象严重。所以，正如Eric
Bogatin所说：有两种工程师，一种是已经遇到了信号完整性问题，另....
分类：
其他好文 时间：
2014-05-19 12:47:12
阅读次数：
162
