oid TD_Init(void) { CPUCS = ((CPUCS & ~bmCLKSPD) | bmCLKSPD1); //设置CPU时钟频率为48M，寄存器CPUCS的位如下所示。此语句就是将CPUCS的b4，b3位设为10， //同时不改变其他bit。 图1 寄存器CPUCS的描述 //U ...
分类：
其他好文 时间：
2017-12-23 19:13:01
阅读次数：
237
直接加载rtc内核模块，调用测试程序写时间 ，正确。调用测试程序读时间，卡住。 1，阅读代码和文档，rtc实际访问要采用spi模式。SPI时钟频率。 /* clk div value = (apb_clk/spi_clk)/2-1, for asic , apb clk = 100MHz, spi_ ...
分类：
其他好文 时间：
2017-12-11 16:10:49
阅读次数：
151
时钟频率：决定数据发送速度，由DCE点提供在串口链路上两台设备互联时必须有一端为DCE提供时钟频率DTE：用户数据端DCE：归ISP管理异步传输：基于字节的传输，传输效率低同步传输：基于数据帧传输，传输效率高，必须要有DCE端提供时钟频率HDLC：高级数据链路控制协议分为Cisco标准和共有HDLC ...
分类：
其他好文 时间：
2017-11-26 20:26:10
阅读次数：
179
本文转载自：http://blog.csdn.net/bmw7bmw7/article/details/45876487 我们先来看一个公式：Mipiclock = [ (width+hsync+hfp+hbp) x (height+vsync+vfp+vbp) ] x(bus_width) x f ...
分类：
其他好文 时间：
2017-11-17 13:26:43
阅读次数：
620
在FPGA高速AD采集设计中，PCB布线差会产生干扰。今天小编为大家介绍一些布线解决方案。 1、信号线的等长 以SDRAM或者DDRII为例，数据线，命令线，地址线以及时钟线最好等长，误差不要超过500mil。 上图是FPGA与SDRAM布线，时钟频率设定为125M，为了等长可以走蛇形线。 蛇形走线 ...
分类：
其他好文 时间：
2017-11-16 11:43:24
阅读次数：
192
一、计算机网络基础二、Mac&ip&port三、通信子网和资源子网四、网络接口命名规范一、计算机网络基础Linux网络属性配置计算机网络：文本流：把文件变成bit(01)流，传输，文本在线缆中传输的是bit流根据时钟频率来决定：例如1s震动1000次，标识1s可以传输1000个数据流为..
分类：
系统相关 时间：
2017-10-29 17:40:56
阅读次数：
194
概述
本文档以ZYNQ7000平台为例，详细介绍如何去修改ZYNQ的时钟频率。
时钟频率修改流程
ZYNQ7000的时钟频率修改流程，如图2.1所示。具体步骤如下：
步骤一：解除ZYNQ7000的寄存器写锁定；
步骤二：向对应寄存器写入我们需要设置的PLL倍频值和PLL配置参..
分类：
其他好文 时间：
2017-09-19 23:02:37
阅读次数：
329
FPGA项目设计中，通常会遇到多时钟处理。即一个PLL输出多个时钟，根据条件选择合适的时钟用作系统时钟。方案一： 外部晶振时钟进入PLL，由PLL输出多个时钟，MUX根据外部条件选择时钟输出做为系统使用。 方案在时钟频率比较低的情况下是可行的。设计时注意MUX使用组合逻辑实现的，注意case语句中d ...
分类：
其他好文 时间：
2017-09-08 14:51:42
阅读次数：
187
不太明白 （1） TIM_Perscaler来设置预分频系数； （2） TIM_ClockDivision来设置时钟分割（时钟分频因子）； （3） TIM_CounterMode来设置计数器模式； 时钟分割定义的是在定时器时钟频率 (CK_INT)与数字滤波器 (ETR,TIx)使用的采样频率之间的 ...
分类：
其他好文 时间：
2017-07-11 11:07:36
阅读次数：
768
记录一下调试usb有关的芯片的一些经验。 1.有i2c的芯片。一般有i2c的地址选择。检查地址选择是否正确，地址是多少。SCL和SDA上面是否有上拉电阻。芯片的地址是几位的。I2c的时钟频率也是必须设定的一个方面。工作速率一般有100K和400K两种。并且里面寄存器一般为一个byte.I2c出错时， ...
分类：
其他好文 时间：
2017-06-19 12:49:18
阅读次数：
152
