记录一下调试usb有关的芯片的一些经验。 1.有i2c的芯片。一般有i2c的地址选择。检查地址选择是否正确，地址是多少。SCL和SDA上面是否有上拉电阻。芯片的地址是几位的。I2c的时钟频率也是必须设定的一个方面。工作速率一般有100K和400K两种。并且里面寄存器一般为一个byte.I2c出错时。 ...
分类：
其他好文 时间：
2017-06-19 12:47:02
阅读次数：
137
时钟周期 时钟周期也称为振荡周期，定义为时钟脉冲的倒数（时钟周期就是单片机外接晶振的倒数，例如12M的晶振，它的时钟周期就是1/12us），是计算机中的最基本的、最小的时间单位。 在一个时钟周期内，CPU仅完成一个最基本的动作。时钟脉冲是计算机的基本工作脉冲，控制着计算机的工作节奏。时钟频率越高，工 ...
分类：
其他好文 时间：
2017-06-14 02:34:48
阅读次数：
248
一、CPU访问芯片的条件 CPU通过访问存储控制器，来读取外部设备的数据。 CPU想访问一个芯片，需要如下条件（配置信息）： 地址线 数据线：8位/16位/32位数据宽度 时钟/频率 其他芯片相关的特性：比如SDRAM，有行地址、列地址和bank 地址线 数据线：8位/16位/32位数据宽度 时钟/ ...
分类：
其他好文 时间：
2017-06-11 11:29:54
阅读次数：
162
一、 流水线设计 将原本一个时钟周期完成的较大的组合逻辑通过合理的切割后分由多个时钟周期完成。该部分逻辑运行的时钟频率会有明显对的提升，提高系统的性能用面积换速度 一个流水线设计需要4个步骤完成一个数据的处理过程，那么从有数据输入的第一个时钟周期开始，直到第4个时钟周期处理完第一个数据，但在以后的每 ...
分类：
其他好文 时间：
2017-06-10 00:34:01
阅读次数：
301
1 相对于ASIC。FPGA是耗电器件，不适合超低功耗设计技术。 2 在CMOS技术中电路的动态功耗与门和金属引线的充放电有关，电容消耗电流的一般方程为 I=V* C*f V 是电压。对于FPGA来说是一个定值。C 电容与直接被触发的门的数量以及连接这些门的布线长度有关。频率f直接与时钟频率相关。所 ...
分类：
其他好文 时间：
2017-05-15 13:07:21
阅读次数：
106
我们在做FPGA设计时，有时会用到时钟频率奇数分频的频率，例如笔者FPGA的晶振为50M，当我们需要10M的时钟时，一种方式可以使用DCM或PLL获取，系统会内部分频到10M，但其实VERILOG内部也完全能实现，所以我们还是来了解一下。 有这样一个欢乐的时钟了，我们要得到以下的分频效果： 奇数分频 ...
分类：
其他好文 时间：
2017-05-12 10:16:07
阅读次数：
236
FPGA学习之串口接收模块 原文弊端，串口每次只能接受一个，再接受需要先关闭串口再打开才有效。（可能是软件问题，换一个之后OK） 首先是改波特率，例程为9600，改成115200. 115200 bps 传输速度使一位数据的周期是 0.0000086805s 。以 50Mhz 时钟频率要得到上述的定 ...
分类：
其他好文 时间：
2017-05-01 22:13:59
阅读次数：
183
STM32定时器概述 STM32F40x系列总共最多有14个定时器，定时器分为三类：基本定时器、通用定时器和高级定时器。它们的都是通过计数来达到定时的目的，和51的定时器差不多，基本原理都是一样的，就是功能多了一些，这些计数器都是自动重新装载初值的，使用起来非常方便，而且计数时钟频率可以通过分频系数 ...
分类：
其他好文 时间：
2017-04-21 23:04:08
阅读次数：
2831
（1）、CPU操作外设的基本原理图 由图可知，CPU要想访问一个外设，是要通过存储管理器来实现的。本篇中，主要是通过操作SDRAM来实现存储管理器的学习。 （2）、配置原理和步骤 访问一个芯片需要的配置信息： 1、 片选信号 2、 地址线 3、 数据线，即使数据宽度 4、 时钟\频率 5、 芯片相关 ...
分类：
系统相关 时间：
2017-03-01 12:10:25
阅读次数：
240
