第一部分：为什么要使用DSP？DSP架构和DSP相对于传统模拟电路的优势 DSP与单片机比较 优点：1.更快的处理速度 2.内置高速硬件乘法器？增强的多级流水线（高速的数据运算能力） 3.更大的存储结构 改进的哈弗结构 具有独立的程序和数据空间什么是DSP？ 就是一个微处理器，集合了硬件、...
分类：
其他好文 时间：
2014-07-01 19:56:10
阅读次数：
247
SRIO Packets：
The RapidIOdata stream consists of data fields pertaining to the logical layer, thetransport layer, and the physical layer.
? The logical layer consists of the header (defining the typ...
分类：
其他好文 时间：
2014-07-01 09:03:27
阅读次数：
294
基带数字处理功能以及手机基本外围功能都集中到单片片上系统(SOC)中，其基本构架都采用了微处理器+数字信号处理器(DSP)的结构，微处理器和DSP的处理能力一直增强。微处理器是整颗芯片的控制中心，会运行一个实时嵌入式操作系统（如Nucleus PLUS）。DSP子系统是基带处理的重点，其中包含了许多硬件加速器和基带专用处理模块，完成所有物理层功能。本文概述了单模和多模基带芯片的架构。...
分类：
移动开发 时间：
2014-07-01 07:34:01
阅读次数：
342
DirectIO: The SRIO DirectIO
transfer class is similar to a memcopy transfer between two SRIO devices. One of the devices is the master that initiates the transfer. The second deviceis
the slave th...
分类：
其他好文 时间：
2014-06-30 19:46:54
阅读次数：
215
基带数字处理功能以及手机基本外围功能都集中到单片片上系统(SOC)中，其基本构架都采用了微处理器+数字信号处理器(DSP)的结构，微处理器和DSP的处理能力一直增强。微处理器是整颗芯片的控制中心，会运行一个实时嵌入式操作系统（如Nucleus PLUS）。DSP子系统是基带处理的重点，其中包含了许多硬件加速器和基带专用处理模块，完成所有物理层功能。本文概述了单模和多模基带芯片的架构。...
分类：
移动开发 时间：
2014-06-30 19:15:03
阅读次数：
236
DSP SRIO协议的逻辑层定义了操作协议和相应的包格式。DSP上SRIO支持的逻辑层业务(数据发送方法)主要是直接IO/DMA（Direct
IO/ Direct Memory Access）和消息传递（Message Passing）。
?直接IO/DMA模式是最简单实用的传输方式，其前提是主设备知道被访问端的存储器映射。在这种模式下，主设备可以直接读写从设备的存储器。可以硬件直接实现。...
分类：
其他好文 时间：
2014-06-30 16:23:41
阅读次数：
739
随着高性能嵌入式系统的不断发展，芯片间及板间互连对带宽、成本、灵活性及可靠性的要求越来越高，传统的互连方式，如处理器总线、PCI总线和以太网，都难以满足新的需求 ，而串行RapidIO是针对高性能嵌入式系统芯片间和板间互连而设计。
SRIO是一个硬件公共的接口，软件参与的少，大部分由硬件实现，不同的设备遵守这个接口，不同的设备就可以互联。串行SRIO接口比较少，传输的距离长。可靠性高。SRIO支...
分类：
其他好文 时间：
2014-06-30 06:16:08
阅读次数：
436
接触DSP两年多，虽然烧写Flash的操作都没问题，但是要是问起来为什么这么做的，就有点自惭形秽了。所以花些时间，查阅一下资料，整理一下。1.先看看BurnFlash都需要什么东西。XXX.out（这是源文件，由CCS生成的）hex6x.exe（TI提供的转化软件）XXX.bat（批处理文件，用于调...
分类：
其他好文 时间：
2014-06-11 12:15:31
阅读次数：
234
当CPU访问某个地址，会首先将访问请求发给L1D内存控制器，如果在L1D cache或L1D SRAM（CPU直接访问L1D内存）中命中，则L1D内存控制器就向CPU直接返回访问内存，如果没有命中则需要L2内存控制器请求…
这样当CPU访问的地址是空地址（NULL）或者是DSP中reserved（DSP没有开放使用的内存地址）的地址，在L1D内存控制器中就会检测到CPU非法地址访问，就会通过L1...
分类：
其他好文 时间：
2014-06-08 15:26:04
阅读次数：
166
对于TIC66x DSP，每个corePac的L1D内存（包括cache与SRAM）大小为32k字节。L1D内存控制器把32k字节的内存分为16个页，每页大小为2k字节，与之对应的是L1D内存控制器实现了16个寄存器（L1DMPPA16~31，见下图）用于一对一定义16个页的访问权限（设置是否允许当前CPU以及哪些外设访问和设置访问权限）。
而在TI C66x DSP的corePac文档中有这一...
分类：
其他好文 时间：
2014-06-08 15:19:52
阅读次数：
209
