码迷,mamicode.com
首页 >  
搜索关键字:verilog 内部延时 外部延时 阻塞    ( 9896个结果
Win8.1应用开发之离线缓存
我们在开发应用商店应用时,需要app具有缓存的功能,这样在离线模式下,仍能工作。我们选择的project为Hub。 这里采取的策略是:在HubPage.xaml.cs(之所以不选择App.xaml.cs,是为了能让用户一边操作界面一边进行下载)中,利用await异步编程,避免阻塞UI,先读取存有图片路径的JSON,然后解析该JSON得到每一张图片的URI,再根据URI下载图片,对于文字资源,直接...
分类:Windows程序   时间:2014-07-18 22:07:22    阅读次数:474
时间点事件与即时事件
最近都在看akuei2的Verilog笔记,把自己不太熟的一些记下来(整合篇第一章):
分类:其他好文   时间:2014-07-18 21:11:12    阅读次数:179
【APUE】线程与信号
每个线程都有自己的信号屏蔽字,但是信号的处理是进程中所有线程共享的。进程中的信号是递送到单个线程的。线程中pthread_sigmask函数类似与进程的sigprocmask函数,可以用来阻塞信号。#include int pthread_sigmask(int how,const sigset_t...
分类:编程语言   时间:2014-07-18 08:34:25    阅读次数:325
js防阻塞加载
js防阻塞加载 function scriptDomElement (u) { var s = document.createElement('script'); h = document.getElementsByTagName('body')[0]; s.src = u; s.async = true; if(h)h.appendChild(s,h.firstChild); } scriptDomElement('ht...
分类:Web程序   时间:2014-07-17 20:18:09    阅读次数:328
verilog中wire与reg类型的区别
每次写verilog代码时都会考虑把一个变量是设置为wire类型还是reg类型,因此把网上找到的一些关于这方面的资料整理了一下,方便以后查找。 wire表示直通,即只要输入有变化,输出马上无条件地反映;reg表示一定要有触发,输出才会反映输入。 不指定就默认为1位wire类型。专门指定出wire类型...
分类:其他好文   时间:2014-07-16 17:59:19    阅读次数:166
自己动手写处理器之第二阶段(2)——Verilog HDL简介
本书实现的OpenMIPS处理器是使用Verilog HDL编写的,所以本章接下来的几节将介绍Verilog HDL的一些基本知识,包括语法、结构等。因为本书并不是一本讲授Verilog HDL的专门书籍,所以此处介绍的内容并不是Verilog HDL的全部,只是一些基础知识,以及在OpenMIPS处理器实现过程中会使用到的知识。读者如果对Verilog HDL有进一步了解的需求,可以参考相关书籍,这方面有许多非常优秀的书籍。笔者推荐《数字系统设计与Verilog HDL(第4版)》,本章关于Verilog...
分类:其他好文   时间:2014-07-16 17:17:51    阅读次数:248
自己动手写处理器之第二阶段(3)——Verilog HDL行为语句
Verilog定义的模块一般包括有过程语句,过程语句有两种:initial、always。其中initial常用于仿真中的初始化,其中的语句只执行一次,而always中语句则是不断重复执行的。此外,always过程语句是可综合的,initial过程语句是不可综合的。...
分类:其他好文   时间:2014-07-16 16:43:16    阅读次数:415
redis pipeline
redis是一个cs模式的tcp server,使用和http类似的请求响应协议。一个client可以通过一个socket连接发起多个请求命令。每个请求命令发出后client通常 会阻塞并等待redis服务处理,redis处理完后请求命令后会将结果通过响应报文返回给client。基本的通信过程如下C...
分类:其他好文   时间:2014-07-16 15:09:56    阅读次数:256
Semaphore实现Andoird版源码剖析
Semaphore是一个计数的信号量。从概念上来说,信号量维持一组许可(permits)。acquire方法在必须的时候都会阻塞直到有一个许可可用,然后就会拿走这个许可。release方法添加一个许可,会有可能释放一个阻塞中的获取者(acquirer)。然而,Semaphore没有使用真实的许可对象,只是保持一个可用计数并且采取相应的行为。 信号量一般用于限制可以访问一些(物理上或者逻辑上)的资...
分类:其他好文   时间:2014-07-16 14:17:40    阅读次数:260
基于FPGA的简易数字时钟
基于FPGA的可显示数字时钟,设计思路为自底向上,包括三个子模块:时钟模块,进制转换模块,led显示模块。所用到的FPGA晶振频率为50Mhz,首先利用它得到1hz的时钟然后然后得到时钟模块,把时钟模块输出的时、分、秒输入到进制转换模块后得到十进制的值再输入到led显示模块,该工程已经在FPGA开发板上亲测可用。...
分类:其他好文   时间:2014-07-15 13:08:35    阅读次数:335
© 2014 mamicode.com 版权所有  联系我们:gaon5@hotmail.com
迷上了代码!