码迷,mamicode.com
首页 > 其他好文 > 详细

verilog之inout

时间:2016-04-09 10:48:54      阅读:180      评论:0      收藏:0      [点我收藏+]

标签:

inout 类型的data信号。

写操作有效时(rd_wr_l=0):data端口输入信号,此时data为高阻态,允许对其进行赋值。

读操作有效时(rd_wr_l=1):data端口输出信号,此时data赋值data_o,data_o即是输出的值。

当片选信号cs无效时(cs=1):data端口也应该置为高阻状态。

assign data = (!cs_l && rd_wr_l) ? data_o : 8‘bz;

verilog之inout

标签:

原文地址:http://www.cnblogs.com/littleMa/p/5370978.html

(0)
(0)
   
举报
评论 一句话评论(0
登录后才能评论!
© 2014 mamicode.com 版权所有  联系我们:gaon5@hotmail.com
迷上了代码!