码迷,mamicode.com
首页 > 其他好文 > 详细

System Verilog MCDF(二)

时间:2021-06-02 18:04:06      阅读:0      评论:0      收藏:0      [点我收藏+]

标签:变化   接口   start   span   reg   存储   技术   round   自己的   

整形器的接口时序:

技术图片

 

 reg,grant是维持了两个clk的。

chid ,length在发送数据期间不可以变化。

第一个data数据必须在start上升沿的同一个clk发送。

reg,grant两者之间至少相差一个clk

grand表示自己的内存足够存储要求数据的长度的空间。表示的数据包能够接受。

data必须连续的发送,之间不能够有间隔。

end是在最后一个data的一开始就拉高。

 

System Verilog MCDF(二)

标签:变化   接口   start   span   reg   存储   技术   round   自己的   

原文地址:https://www.cnblogs.com/justkeen/p/14829041.html

(0)
(0)
   
举报
评论 一句话评论(0
登录后才能评论!
© 2014 mamicode.com 版权所有  联系我们:gaon5@hotmail.com
迷上了代码!