码迷,mamicode.com
首页 > 其他好文 > 详细

基于verilog的FPGA编程经验总结(XILINX ISE工具)

时间:2014-11-25 18:24:37      阅读:173      评论:0      收藏:0      [点我收藏+]

标签:ar   文件   数据   on   art   问题   log   ad   res   

1.用ISE仿真的时候.所用变量一定要初始化. ISE默认初始量为"XXXXX", 而Quarters是默认为"00000"的, 其实实际上, 下到FPGA里后也是默认为0的,只是可以说ISE严谨得令人DT吧.
比如说用一个累加器, result = A+B+result ,必须保证在某一刻A, B, result都为定值时, 之后的数据才不会一直为"XXXXX";


2.所有的中间线(就是module间用来传递参数的信号)都要用wire定义一下. 这个ise一般会提醒的;


3.任何一个warning都是有用的;


4.debug时要多把中间变量设成输出,然后查看仿真波形;


5.其实,新版本还是比较好用的.虽然取消了test bench wave 功能. 但是最好学会编测试文件,后期比test bench wave好用, 而且貌似一旦测试信号太多,test bench wave就不显示某些输出了;


6. warning: Nod <....> is unconnected. 表明<...>所在的模块没用被执行,一般是参数没进来, 或者进来的参数不对("XXXX"之类)的原因引起的.


7.建立rom时候,Error: sinrom can‘t be resolved. 因为在把程序挪地方的时候,sinrom.ngc文件没有一同拷过来.


8.把"XXXXX"信号处理掉的一个方法可以是: 从信号中随意选出一位 if (data[0] == 0) ....; else if (data[0] == 1).... else data = 0; 就可以把"XXXX"信号给清成"0000"了. 可以很好的解决1中仿真的问题.


9.如果某一个不是时钟的信号被当作周期信号来用的话,就会出现 WARNING:Route:455 - CLK Net:trn_clk_OBUF may have excessive skew. because 0 CLK pins and 1 NON_CLK pins failed to route using a CLK template 不管也行.


10. 一开始用FPGA时不要害怕,用ucf文件配好引脚,直接LOAD,先不用管什么区域约束,以后进阶了再学. .

基于verilog的FPGA编程经验总结(XILINX ISE工具)

标签:ar   文件   数据   on   art   问题   log   ad   res   

原文地址:http://www.cnblogs.com/xd-elegant/p/4121505.html

(0)
(0)
   
举报
评论 一句话评论(0
登录后才能评论!
© 2014 mamicode.com 版权所有  联系我们:gaon5@hotmail.com
迷上了代码!