Multisim 运放输出大于电源的问题

时间：2014-12-03 23:02:32 阅读：548 评论：0 收藏：0 [点我收藏+]

标签：blog http sp div 2014 问题 log bs ad

之前用Multisim做运放电路仿真时发现运放输出大于电源轨的现象，有时想拿运放当比较器做开环仿真，但在multisim中的仿真结果居然是线性放大，而且输出超过电源电压，非常郁闷，因此之后仿真都是用Cadence 的orcad/Pspice来仿真。不过画个频率响应都要用公式来绘图，信号比较多，操作不简洁。

后来发现Multisim的Pspice模型可以自己选择，而默认的运放模型是不考虑电源的三端模型(3 Terminal Opamp Model )，所谓的三端就是只考虑同相端、反相端、输出端。如果在添加运放的时候提前选择5 Terminal Opamp Model，那么输出便受到了电源的限制。

设置方式如下：

1，先找到需要的运放型号，例如ne5532，出现以下界面：