Xilinx 平台：ISE 14.7/Vivado 2014.4+； Lattice 平台：Diamond软件自动识别，免驱动； Altera 平台：安装相关插件，支持； 串 口：波特率最高达921600； JTAG 时 钟：~30MHz； 参 考 电 压：1.8V≤Vref≤5.0V； ...
分类：
其他好文 时间：
2019-01-14 00:22:42
阅读次数：
497
自二十年前发明世界上第一个可编程逻辑器件开始，Altera公司(阿尔特拉）（NASDAQ：ALTR）秉承了创新的传统，是世界上“可编程芯片系统”（SOPC）解决方案倡导者。Altera结合带有软件工具的可编程逻辑技术、知识产权（IP）和技术服务，在世界范围内为14,000多个客户提供高质量的可编程解 ...
分类：
其他好文 时间：
2019-01-08 15:11:16
阅读次数：
155
以前在使用ModelSim进行仿真的时候，一直是使用其GUI进行操作的，但是这样很繁琐也很费时。故希望学习其自动化仿真do文件，下面是学习的一些总结。 以前在使用ModelSim进行仿真的时候，一直是使用其GUI进行操作的，但是这样很繁琐也很费时。故希望学习其自动化仿真do文件，下面是学习的一些总结 ...
分类：
其他好文 时间：
2018-12-02 10:28:03
阅读次数：
796
如果我们直接用Modelsim SE仿真 Altera IP核，首先会进入Quartus II目录下找到IP核对应的仿真库源文件，然后在Modelsim SE中进行编译，添加到Modelsim SE的仿真库中，在仿真对Altera IP核进行仿真时，然后选择对应的仿真库，才可以正常进行仿真。 然而， ...
分类：
其他好文 时间：
2018-11-28 23:36:58
阅读次数：
332
以2选一多路选择器VHDL文件为例： VHDL文件的仿真和硬件测试： VHDL编译器和综合器可以独立地对VHDl文件进行编译和综合，对于编译后得到的标准格式网表文件，如EDIF文件，可用于通过针对特定的目标芯片，如ALTERA公司的某一器件EPM7128S进行适配，如此可获得对应的仿真文件和编程下载 ...
分类：
其他好文 时间：
2018-10-26 22:13:02
阅读次数：
181
1、新建工程项目，填写项目存储路径和工程名，不要出现中文路径 2、添加已存在文件（可选），在【File name】下选择已经存在的工程项目，利用【Add】或【Add all】命令添加文件到新工程，点击【Next】 3、选择芯片类型，这里我选择ALtera公司的CycloneⅡ系列，208管脚，并在【 ...
分类：
其他好文 时间：
2018-10-21 16:49:00
阅读次数：
448
1.I/O, ASDO 在AS 模式下是专用输出脚，在PS 和JTAG 模式下可以当I/O 脚来用。在AS 模式下，这个脚是CII 向串行配置芯片发送控制信号的脚。也是用来从配置芯片中读配置数据的脚。在AS 模式下,ASDO 有一个内部的上拉电阻，一直有效，配置完成后，该脚就变成三态输入脚。ASDO ...
分类：
其他好文 时间：
2018-09-13 14:12:30
阅读次数：
241
如下图，在编译的时候出现Permission denied。此时u-boot-spl.axf已经编译出来，但是他的反汇编失败了。 失败的原因是生成的u-boot-spl.axf权限不足。 执行chmod 777 u-boot-spl.axf即可，修改makefile，在里面加上或者直接在命令行执行c ...
分类：
其他好文 时间：
2018-08-08 13:44:11
阅读次数：
188
3.1 Intel Cyclone SoC FPGA介绍 3.1.1 SoC FPGA的基本概念 Intel Cyclone V SoC FPGA是Intel PSG（原Altera）于2013年发布的一款在单一芯片上集成了双核的ARM Cortex-A9处理器和FPGA逻辑资源的新型SoC芯片，相 ...
分类：
其他好文 时间：
2018-07-03 00:18:36
阅读次数：
263
用MATLAB生成的滤波器系数是可以控制增益的，一般归一化的目的是控制增益为1。滤波器的阶数由数据速率，过渡带宽、通带波纹和阴带波纹来决定， 在下图中FS,Apass,Astop固定之后，只要Fpass与Fstop两者差值一定，滤波器的阶数就是一定的。 在ALTERA的FPGA，滤波器ip支持多系数 ...
分类：
编程语言 时间：
2018-06-07 10:26:05
阅读次数：
254
