虽然Xilinx已经将和AXI时序有关的细节都封装起来，给出了官方IP和向导生成自定义IP，用户只需要关注自己的逻辑实现，但是还是有必要简单了解一下AXI的时序，毕竟咱是做硬件设计的。 AXI（Advanced eXtensible Interface）是一种总线协议，该协议是ARM公司提出的AMB ...
分类：
数据库 时间：
2016-07-16 22:38:27
阅读次数：
887
看了一段时间的DDR手册，感觉大体有一点了解了，想要实际上板调试，然而实验室可用的开发板不多，拿了一块zynq板看了看，DDR确实有，但是已经集成了控制器，而且控制器还放到了PS端，PL只能通过AXI接口访问。 无奈另外两块开发板也这样，索性就用AXI去控制吧，正好还能再复习一遍AXI。 先简单介绍 ...
分类：
数据库 时间：
2016-07-15 13:07:04
阅读次数：
2972
打开vivado，点击create New Project，
下边的建立子目录工程一定要勾选。点击下一步：
选择第一个，下方可选项不要勾选。点击下一步：
选择verilog语言，不添加文件，然后一直点击下一步：到了选板子的步骤，直接点击boards，
选择如图：
完成。
创建zynq嵌入式系统：创建一个block Design ，在Flow Navigator区域展开IP...
分类：
其他好文 时间：
2016-07-13 16:17:16
阅读次数：
199
解决Xilinx_ISE在Win8下打开崩溃闪退的方法 解决Xilinx_ISE在Win8下打开崩溃闪退的方法 在64位windows8或者8.1上安装xilinx ise之后，加载 licence或者保存文件的时候，ise应用程序就会崩溃，出现闪退的情况。 修复方法： 第一步： 找到xilinx安 ...
今天对照Miz702的板子，学习了EMIO的用法，遇到了一点问题，经过分析和尝试，解决了，写出来，给大家参考一下。 第一个问题，约束文件报warning，并且生成bitstream出错。 开发板教程中给的的约束文件格式如下， 经分析和尝试后，发现get_ports后面不支持｛｝符号，可能是我用的Vi ...
分类：
其他好文 时间：
2016-07-11 01:02:36
阅读次数：
575
FPGA DDR3调试 Spartan6 FPGA芯片中集成了MCB硬核，它可以支持到DDR3。在Xilinx的开发工具Xilinx ISE中提供了MIG IP核，设计者可以用它来直接生成 DDR3 控制器设计模块，并通过 MIG 的 GUI 图形界面完成相关配置。 首先，建立ISE工程，并添加MI ...
分类：
其他好文 时间：
2016-07-06 20:15:44
阅读次数：
453
利用FPGA调试光纤接口接口： 由于与项目需要，前段时间调试了光纤接口，记录一些设计经验。 设计中采用FPGA控制光纤模块完成光纤数据的收发，FPGA采用Xilinx公司的Spartan6 LX45T，由于其内部自带的2个GTP收发器，能作为多种高速通信协议（千兆以太网、PCI-E，SATA等）的桥 ...
分类：
其他好文 时间：
2016-07-06 18:23:25
阅读次数：
291
linux中，驱动必然会有驱动对应的设备类型。在linux4.4版本中，其设备是以设备树的形式展现的。
PS端设备树的devicetree表示如下
324 dmac_s: dmac@f8003000 {
325 compatible = "arm,pl330", "arm,primecell";
326 reg = ;...
分类：
其他好文 时间：
2016-06-21 07:03:20
阅读次数：
291
设计参考的代码PS和PL端的下载链接如下，linuxkernel版本号4.4，基于Zedboard 的ADAU1761功放芯片
ADI公司kernel和hdlgit链接地址
??Took Linux (device tree is included) from here https://github.com/analogdevicesinc/linux
And HDL from her...
分类：
其他好文 时间：
2016-06-12 02:21:31
阅读次数：
172
摘自:《xilinx FPGA 开发实用教程》 1）被除数重复的减去除数，直到检测到余数小于除数为止,优点：对于除数与被除数相差较小的情况下合适 2）通过如下图片方式实现+状态机。优点：挺好的自己用硬件实现的方法 3）通过FPGA自带的DSP实现，即直接使用"/"，优点：速度快 4）用FPGA自带的 ...
分类：
其他好文 时间：
2016-06-11 17:18:18
阅读次数：
246
