本篇文章目的是使用Block Memory进行PS和PL的数据交互或者数据共享，通过zynq PS端的Master GP0端口向BRAM写数据，然后再通过PS端的Mater GP1把数据读出来，将结果打印输出到串口终端显示。 涉及到AXI BRAM Controller 和 Block Memery ...
分类：
其他好文 时间：
2016-06-09 18:38:57
阅读次数：
887
上篇文章实现了了PS接受来自PL的中断，本片文章将在ZYNQ的纯PS里实现私有定时器中断。每个一秒中断一次，在中断函数里计数加1，通过串口打印输出。 *本文所使用的开发板是Miz702(兼容zedboard) PC 开发环境版本：Vivado 2015.2 Xilinx SDK 2015.2* 中断 ...
分类：
其他好文 时间：
2016-06-09 18:33:48
阅读次数：
818
本篇文章主要介绍外设（PL）产生的中断请求，在PS端进行处理。 在PL端通过按键产生中断，PS接受到之后点亮相应的LED. 本文所使用的开发板是zedboardPC 开发环境版本：Vivado 2015.4 Xilinx SDK 2015.4 搭建硬件工程 建好工程后，添加ZYNQ IP 双击 ZY ...
分类：
其他好文 时间：
2016-06-09 17:14:14
阅读次数：
1507
本编文章的目的主要用简明的方法对DDR3进行读写，当然这种方式每次读写都需要CPU干预，效率是比较低的，但是这是学习的过程吧。 本系列文章尽可能的让每一个实验都相对独立，过程尽可能保证完整性，保证实验的可重现性。 但是用到的模块或者IP的具体作用和用法不保证都重复详细的介绍。 本文所使用的开发板是兼 ...
分类：
其他好文 时间：
2016-06-08 18:58:00
阅读次数：
517
最近项目需要用到差分信号传输，于是看了一下FPGA上差分信号的使用。Xilinx FPGA中，主要通过原语实现差分信号的收发：OBUFDS（差分输出BUF），IBUFDS（差分输入BUF）。 注意在分配引脚时，只需要分配SIGNAL_P的引脚，SIGNAL_N会自动连接到相应差分对引脚上；若没有使用 ...
分类：
其他好文 时间：
2016-06-06 21:49:30
阅读次数：
1352
xilinx vdma详解，包括仿真和综合应用...
分类：
其他好文 时间：
2016-06-06 01:13:31
阅读次数：
1139
EDA Tools： 1、Vivado 2015.1(64-bit) 2、Modelsim SE-64 10.1c Time： 2016.05.26 喜欢使用Modelsim工具独立进行代码的仿真。也不是Vivado自带的不好（至少目前的小代码没啥影响） 只是在一个vivado工程进行仿真时，添加文 ...
分类：
其他好文 时间：
2016-05-26 10:23:22
阅读次数：
2041
在以前的文章《使用Buildroot与Qemu学习ARM linux IIC驱动》中，写到过使用qemu来模拟使用ARM
Linux，那个时候借助的是buildroot，这次我们使用Yocto来做同样的事情。
优点
使用Qemu的好处在于，当我们在开发Userspace的程序时，可以在没有硬件的情况下完成测试。
同时不像以前一样我们需要自己去编译qemu，这次我们使用Yocto编译出来的...
分类：
其他好文 时间：
2016-05-18 18:50:22
阅读次数：
638
0.绪论
AXI是高级扩展接口，在AMBA3.0中提出，AMBA4.0将其修改升级为AXI4.0。AMBA4.0 包括AXI4.0、AXI4.0-lite、ACE4.0、AXI4.0-stream
AXI4.0-lite是AXI的简化版本，ACE4.0 是AXI缓存一致性扩展接口，AXI4.0-stream是ARM公司和Xilinx公司一起提出，主要用在FPGA进行以数据为主导的大量数据的传输...
分类：
其他好文 时间：
2016-05-13 02:31:21
阅读次数：
232
来源：http://www.union-rnd.com/xilinx-vs-altera-slices-vs-les/
前言
经常有朋友会问我，“我这个方案是用A家的FPGA还是X家的FPGA呢？他们的容量够不够呢？他们的容量怎么比较呢？”当然，在大部分时候，我在给客户做设计的时候，直接会用到最高容量的产品，因为我们的产品对成本不敏感。不过，在此还是比较一下两家的产品，简单写写...
分类：
其他好文 时间：
2016-05-12 22:19:24
阅读次数：
186
