http://bbs.ednchina.com/BLOG_ARTICLE_3003247.HTM 专题五：开方运算 开方运算虽然不像加法、乘法那么常用，但是也有其用武之地。在去年的一个项目中，笔者负责的模块中就使用了开方运算，开始时使用的是Altera的IP Core，验证模块使用没有问题；但是因为 ...
分类：
其他好文 时间：
2016-04-14 15:41:09
阅读次数：
192
本章我们介绍仿真环境搭建是基于Modelsim SE的。Modelsim有很多版本，比如说Modelsim-Altera，但是笔者还是建议大家使用Modelsim-SE，Modelsim-Altera实际是针对Altera 的OEM版本，它事先将Altera的一些IP核仿真库添加到了工具中，但功能上... ...
分类：
其他好文 时间：
2016-04-05 21:28:11
阅读次数：
373
这些年学过的FPGA 最近看了老罗的鄙视链是怎样炼成的，联想到FPGA。从2011年底开始接触FPGA到现在已经快接近4个年头了，这四年见证了Altera-FPGA的发展，使用的cyclone系列的芯片也从cyclone到现在cycloneV，从单纯逻辑门，到集成DSP模块，再到现在的集成ARM，工... ...
分类：
其他好文 时间：
2016-03-29 12:40:23
阅读次数：
232
基于SoCkit的opencl实验1-基础例程 准备软硬件 Arrow SoCkit Board 4GB or larger microSD Card Quartus II v14.1 SoCEDS v14.1 Altera SDK for OpenCL v14.1 （A license for t... ...
分类：
其他好文 时间：
2016-03-26 10:45:15
阅读次数：
741
这一节主要说明如何破解Quartus II 13.1。首先找到我们提供的破解工具，这里我们的电脑是64位的，所以使用64位破解器。如下图。 第一步：将破解工具拷贝到安装目录下“D:\altera\13.1\quartus\bin64”，然后打开破解工具，弹出如下对话框，点击“应用”。 第二步：选择生
分类：
其他好文 时间：
2016-03-19 06:14:50
阅读次数：
273
本文阐述了通用异步发生器UART 的功能特点，介绍了用硬件描述语言Verilog 来开发各个模块，并给出仿真结果。本设计使用Altera 的FPGA 芯片，将UART 的核心功能嵌入到FPGA 内部，能够实现异步通信的功能，可以将其灵活地嵌入到各个通信系统中。本文引用地址：http://www.ee...
分类：
其他好文 时间：
2016-03-09 01:31:27
阅读次数：
233
面向OPENCL的ALTERA SDK 使用面向开放计算语言 (OpenCL?) 的Altera®SDK，用户可以抽象出传统的硬件 FPGA 开发流程，采用更快、更高层面的软件开发流程。在基于 x86 的主机上迅速完成 OpenCL 加速器代码仿真，获得详细的优化报告，包括专门的算法流水线相关信息，...
分类：
其他好文 时间：
2016-02-29 23:18:47
阅读次数：
311
参考设计：http://cn.mathworks.com/help/hdlcoder/examples/getting-started-with-hardware-software-codesign-workflow-for-altera-soc-platform.html 在进行设计前，需要对Al...
分类：
其他好文 时间：
2016-02-29 21:45:56
阅读次数：
244
0.引言 在使用FPGA进行设计时，当电路频率较低（小于50Mhz）时，可以不用进行时序约束，而当频率较高时，不进行约束无法让时序满足要求。目前主流的FPGA厂家有Xilinx和Altera，不同厂家的FPGA使用的软件不一样，约束设置也不同，目前，altera的Quartus II软件已经能够支持
分类：
其他好文 时间：
2016-02-27 22:05:12
阅读次数：
246
使用DE2之前,需要先安装"USB-Blaster"的驱动, 简单总结如下: 详细的安装步骤参见 <Getting Started with Altera’s DE2 Board> 1 硬件连接 DE2 --> USB cable --> USB port(computer) 2 指定路径 1) u
分类：
其他好文 时间：
2016-02-27 00:53:42
阅读次数：
147
