1.概述本设计采用FPGA技术，将CMOS摄像头(DVP接口)的视频数据采集，并通过以太网传输(UDP方式)给PC机，上位机DEMO通过套接字编程，将视频实时显示在屏幕上。2.硬件系统框图CMOS采用OV的30万像素芯片，FPGA采用ALTERA公司的CYCLONEIV，以太网卡采用REALTK公司的100M网卡芯片。3...
分类：
其他好文 时间：
2017-04-22 14:52:56
阅读次数：
1445
硬件菌需要懂磁珠，学习哈用磁珠为Altera FPGA设计电源隔离滤波器 信号与电源完整性 by xfire 老wu发现，很多硬件菌在设计PCB上的电源供应系统时，喜欢在各个电源轨之间加入磁珠隔离一下，据说能防止干扰。硬件菌们很喜欢加磁珠，貌似磁珠能包治百病，就好像我们觉得自己头疼、嗓子疼，感觉自己 ...
分类：
其他好文 时间：
2017-04-06 22:32:21
阅读次数：
281
参数化 Localparam :与prameter一样，但不能被重写。 Verilog-2001 格式， module mult_acc #(parameter size = 8 ) (...); 数字格式：size、tick、letter和实际数字本身。 可以增加s,表示数字的符号或者2元互补。 ...
分类：
其他好文 时间：
2017-01-20 18:58:09
阅读次数：
216
编译 仿真文件编写 仿真结果 数据结果对比 Modelsim输出的数据测试可以和matlab example里面matlab输出的数据进行对比，对比结果如下，结果表明与matlab输出的处理结果一致，验证了FFT IP核的正确性。 ...
分类：
其他好文 时间：
2017-01-14 12:36:56
阅读次数：
340
FFT IP Core Features 参数设置 FFT IP核有4种模式，分别为： 突发模式(Burst)； 缓存突发模式(Buffered Burst)； 流模式(Streaming)； 可变流模式(Variable Streaming)； 前3中模式运算速度依次增大，占用资源也依次增加，第4... ...
分类：
其他好文 时间：
2017-01-14 12:36:17
阅读次数：
2241
DDR2电路设计 在高速大数据的应用中，高速大容量缓存是必不可少的硬件。当前在FPGA系统中使用较为广泛的高速大容量存储器有经典速度较低的单数据速率的SDRAM存储器，以及速度较高的双速率DDR、DDR2、DDR3型SDRAM存储器，DDR系列的存储器都需要FPGA芯片有对应的硬件电路结构支持。对于... ...
分类：
其他好文 时间：
2017-01-04 23:02:09
阅读次数：
1101
Altera官方推出NIOS已经很久了，个人感觉C+V代码配合会是后面FPGA使用的一个主流，由C来完成一些对时序要求不高，对功能要求偏高的部分，比如运动控制等；由V来配合时序完成高时序要求的需求以及一些底层的驱动供C来调用，这样的设计结构感觉更加合理有效，也更加适合于一些大型工程。但是有一点不好的 ...
分类：
移动开发 时间：
2016-12-11 20:59:14
阅读次数：
247
估计很多人买了CB哥的书来看吧，他们在学习modelsim仿真的过程中可能遇到过明明是按照书上的步骤添加器件库的了，但还是出现如下的错误: 首先，我想说的是CB哥书上的modelsim-altera10.1d是随QuartusII一起安装的，它已经编译了altera的器件库。它是一个免费版的仿真工具 ...
分类：
其他好文 时间：
2016-11-29 13:53:54
阅读次数：
238
问题： 今天用 questasim 仿真出现下面这个问题。 Unresolved defparam reference to 'read_aclr_synch' in dcfifo_component.read_aclr_synch 我的所有文件都已经编译正确，altera_mf库也添加了，但是这个 ...
分类：
其他好文 时间：
2016-11-18 22:52:09
阅读次数：
1101
1.概述本设计采用FPGA技术，将CMOS摄像头的视频数据经过采集、存储、处理、帧率转换，最终通过HDMI接口显示在电视屏幕上。2.硬件系统框图CMOS采用smartsens的分辨率为1080p的摄像头芯片SC2035，FPGA采用ALTERA公司的CYCLONEIV，FLASH采用EPCS64，DDR2采用Hynix公司的1Gb内存条..
分类：
其他好文 时间：
2016-09-29 02:31:43
阅读次数：
3241
