verilog之时钟信号的编写2 1、时钟信号的特点 时钟信号除了可以根据时序一个个变化列举出来，还可以利用其循环的变化的特点，使用循环执行语句always来实现。这种方法实现的时钟信号可以一直执行且不需要关注每个变化点的延时。 2、基于begin-end块的时钟信号 initial begin c ...
分类：
其他好文 时间：
2020-07-17 09:38:10
阅读次数：
92
1 module sync_fifo( 2 input sys_clk, 3 input sys_rst_n, 4 input [7:0] wr_data, 5 input wr_en, 6 input rd_en, 7 8 output reg [7:0] rd_data, 9 output re ...
分类：
其他好文 时间：
2020-07-16 12:23:06
阅读次数：
82
verilog之简单时钟信号的编写 1、数字时钟信号 在数字电路中，时钟信号是重要的一类信号，一般作为激励源驱动时序电路。掌握时钟信号的编写，对于时序电路的仿真具有重要意义。所有的时序电路都需要设置时钟信号来确认时序。这里先写一个已知时间间隔的简易时钟信号。 2、基于begin-end的编写 ini ...
分类：
其他好文 时间：
2020-07-15 23:38:36
阅读次数：
138
最近FPGA需要用到大量的矩阵运算，需要使用多个shift_RAM对数据进行缓存，考虑到资源消耗问题，做相关记录。 一、LUTRAM和 BRAM在资源使用上的区别？ LUTRAM 和 BRAM最主要的却别在于 LUTRAM是使用的没有综合的LUT单元生成的动态RAM，在Design中使用 多少，综合 ...
分类：
其他好文 时间：
2020-07-15 15:12:07
阅读次数：
122
SOC-系统级芯片-System On Chip-片上系统 两部分构成 a dual-core ARM® Cortex®-A9 processor 双核ARM处理器 （称为PS - Processing System） FPGA fabric FPGA架构 （成为PL - Programmable ...
分类：
其他好文 时间：
2020-07-14 16:23:25
阅读次数：
97
为尽量避免在综合布局布线后的仿真中出现冒险竞争现象，在编写Verilog代码时必须牢记以下8个原则： 1，时序电路建模时，用非阻塞赋值。 2，锁存器电路建模时，用非阻塞赋值。 3，用always块建立组合逻辑模型时，用阻塞赋值。 4，在同一个always块中建立时序和组合逻辑电路时，用非阻塞赋值。 ...
分类：
其他好文 时间：
2020-07-12 17:14:58
阅读次数：
69
参考博客 https://blog.csdn.net/weixin_43067657/article/details/90246038 ...
分类：
其他好文 时间：
2020-07-12 16:41:17
阅读次数：
117
英特尔Intel® Arria® 10 FPGA加速器设计 Introducing the Intel® Vision Accelerator Design with Intel® Arria® 10 FPGA 深度学习的挑战智能摄像机的激增和视频数据的爆炸，再加上较长的保留期和更高的图像分辨率是一 ...
分类：
其他好文 时间：
2020-07-12 16:31:30
阅读次数：
82
一、简介 一般来说，我们要将 FPGA 板子上采集的数据传输到 PC 端有多种方式，如 UART、USB、千兆网、光纤、PCIe等手段，感觉还是千兆网传输的性价比最高，实现上不是很难，传输速率也比较快。以太网的分类有标准以太网（10Mbit/s），快速以太网（100Mbit/s）和千兆以太网（100 ...
分类：
其他好文 时间：
2020-07-08 19:49:13
阅读次数：
122
1.源文件 `timescale 1ns / 1ps module first_verilog( input clk, input rst, output reg cycle_20ms ); reg [23:0] cnt_reg ; always @(posedge clk) begin if(rs ...
分类：
其他好文 时间：
2020-07-06 16:33:26
阅读次数：
90
